【課題】ＩＯ間アクセスが可能で、エンドポイント（ＥＰ）のリソース管理ができるＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）システムにおいて、複数の上位装置からの要求を到着順に処理するのではなく、優先度制御できるようにする。
【解決手段】ＰＣＩｅシステムにおけるスイッチは、上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行う。また、当該スイッチは、上位装置及びエンドポイントの各々とデータを送受信する。また、当該スイッチは、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のＦＩＦＯに格納し、優先度が高く設定されたＦＩＦＯのデータを優先的に転送先へ転送する。 （もっと読む）

【課題】 シリアルバスシステムにおけるリードレイテンシーの異なる複数の宛先に対する複数のリードリクエストが混在しても、各宛先に対するリードリクエストが円滑に処理されていくようにする。
【解決手段】 リクエストバッファー４３は、所定の数のリクエストをキューイング可能であって、リクエストの宛先ごとに未処理リードリクエストの数の上限値を設定されている。調停部４２は、新たなリードリクエストが受け付けられると、受け付けられたリードリクエストの宛先を特定し、特定した宛先についてのリクエストバッファー内の未処理リードリクエストの数が、特定した宛先についての上限値に到達している場合には、特定した宛先より優先度の低い宛先についての上限値を低くした上で、特定した宛先についての上限値を高くする。 （もっと読む）

【課題】複数の内部モジュールから異なる外部バス空間へ同時に書き込みアクセスがあった場合に、内部バスが待ち状態になる頻度を低下させ、内部バスのパフォーマンスを向上させること。
【解決手段】アクセス制御装置は、内部バス３０５と、外部デバイスとのデータの送受信を行うための外部バスと、外部バスを制御する外部バスコントローラ３０４と、を備え、外部バスコントローラ３０４は、外部デバイスに対応して設けられ、内部バスからのデータを一時的に保存する複数のＦｉＦｏ０〜２と、内部バス３０５からのアクセス要求に対して、複数のＦｉＦｏ０〜２のうち、外部バスにデータ転送するＦｉＦｏの選択を行い、選択されたＦｉＦｏに保存されたデータを外部バスに出力する調停回路３１０と、を備えた。 （もっと読む）

【課題】同程度の優先度の複数のバスマスタに対し、より優先度の高いバスマスタの使用効率を圧迫しないアービタを提供すること。
【解決手段】共通のバス１２に接続されている複数のバスマスタ１１０からのバス獲得要求を、予め設定されている各バスマスタの優先度に基づき調停するバスアービタ１００であって、優先度が最も高い第一のバスマスタからの第一のバス獲得要求、及び、前記第一のバスマスタと同等の優先度である第二のバスマスタからの第二のバス獲得要求を監視するバス獲得要求監視手段１４と、前記バス獲得要求監視手段の監視結果を取得して、前記第一のバス獲得要求の頻度及び前記第二のバス獲得要求の頻度が予め定められた基準を満たす特定事象を検知する特定事象検知手段１５と、前記特定事象検知手段から特定事象検知信号を取得して、前記第二のバス獲得要求の頻度を制限するバス獲得制御手段１３と、を有することを特徴とする。 （もっと読む）

【課題】ＤＭＡを行う複数のパイプラインを、簡単な設定により任意に接続できるようにし、またデータ交換の単位も、点・線・面・立体など柔軟に対応でき、さらに時分割制御により見かけ上同時実行可能なＤＭＡ装置を提供すること。
【解決手段】複数のＤＭＡ設定に対し、設定単位ごとに時分割スケジューリングを行う。自らのＤＭＡの指標と接続するＤＭＡの指標との比較結果を用いた起動制御を行い、さらに処理の順序関係を保証する。 （もっと読む）

【課題】時間管理などを必要とせず、蓄えられた複数の要求のなかからいずれの要求を実行するか判断する調停処理を簡易化しつつ、所望の順序でモジュールを動作させる。
【解決手段】ＤＭＡ制御装置は、データを記憶する主記憶部と、主記憶部のデータを読み込み、処理を実行し、処理実行後のデータを主記憶部に書き込む複数のモジュールと、モジュールに対する処理要求を発する要求発行部と、要求発行部が発した処理要求を複数蓄える要求記憶部を有し、処理要求を調停し、各モジュールの主記憶部へのアクセスを制御するＤＭＡ制御部と、を含み、要求発行部は、ＤＭＡ制御部に対し、ソフトウェアで予め定められた優先度情報を送信し、ＤＭＡ制御部は、優先度情報に基づき、優先度が低い処理要求よりも優先度が高い処理要求を選択し、選択した処理要求に対応するモジュールに処理を行わせる。 （もっと読む）

【課題】第１のチップで処理されたデータがバス及び第２のチップを経由してＤＲＡＭに転送される場合に、第１のチップで処理されたデータと第２のチップで処理されたデータとのアクセス競合を防止する。
【解決手段】デコーダ５３は第１のチップ７で調停されてバス１５及び第２のチップ９を経由してＤＲＡＭ１１に転送されるデータに対して、第２のチップ９上の配線６１，６３，６５の中でそのデータに割り当てられている優先度に対応する配線を選択する。第２の調停部(調停部３３ｃ〜３３ｇ)は第１のチップ７で処理されたデータ及び第２のチップ９で処理されたデータの中で、同じ優先度が割り当てられているデータどうしのアクセスが競合すれば調停をし、かつ、異なる優先度が割り当てられているデータどうしのアクセスが競合すれば調停をする。 （もっと読む）

【課題】複数のデバイスによるデータ転送を同時に行うことができるとともに、特定のデバイスが故障した場合でも、他のデバイスによるデータ転送を可能とする。
【解決手段】バス調停回路１は、複数の領域からなり、データを所定領域に格納する複数のキューイングバッファ１２ａ〜１２ｃと、デバイス３ａ〜３ｃから送信されたデータを各々受信し、受信データのキューイングバッファ１２ａ〜１２ｃへの書き込みを制御する複数の受信制御部１１ａ〜１１ｃと、複数の領域からなり、デバイス３ａ〜３ｃからの受信データが格納されたキューイングバッファ１２ａ〜１２ｃを示す情報を、複数の受信制御部によるデータの受信順序に従って所定領域に格納するコヒーレンシバッファ１３と、コヒーレンシバッファ１３に格納された情報に基づき、データの受信順序通りにキューイングバッファ１２ａ〜１２ｃからデータを読み出し、バス２に送信する送信制御部１４とを備える。 （もっと読む）

【課題】優先順位の高い要求に対するデータ転送性能を保証できるようにする。
【解決手段】アービタによる複数のＤＭＡＣが発行した要求の調停を禁止する調停禁止期間と、調停を禁止しない調停有効期間とを設け、調停禁止期間と調停有効期間とを繰り返す。アービタは、高優先度のＤＭＡＣが発行した要求に対して、調停禁止期間を無視して当該要求を受け付ける。また、調停禁止期間と調停有効期間とが繰り返される調停禁止サイクル有効期間と、調停有効期間のみを含む調停禁止サイクル無効期間とを設け、調停禁止サイクル有効期間の終了後に調停禁止サイクル無効期間を開始させ、低優先度のＤＭＡＣが発行した要求を受け付ける。 （もっと読む）

【課題】各処理ブロックのプライオリティを設定するために有用な情報を取得することができるバス帯域モニタ装置およびバス帯域モニタ方法を提供する。
【解決手段】共通バスに接続され、共通バスを介して入力されたデータを記憶するバッファ部と、バッファ部に記憶されたデータに基づいて予め定められた処理を行う処理部と、バッファ部と処理部との間でのデータの受け渡しの状態に基づいて、共通バス上のデータの帯域を検出する検出部と、を備える。 （もっと読む）

【課題】本発明の一実施例では、擬似アクセス信号発生手段を設けることなく、確実にアクセス競合を発生させる競合試験装置を提供することを目的とする。
【解決手段】プログラムを記憶する記憶部と、該記憶部に記憶されたプログラムを読み出し、読み出した該プログラムを実行する第１および第２の演算部と、該記憶部の同一アドレス空間に同時になされた読み出し要求に対するプログラムの転送処理を調停し調停結果を出力する調停部とを有する演算装置のアクセス競合試験を行う競合試験装置は、該記憶部の奇数個のアドレス空間にそれぞれ該調停部の調停動作を試験する試験プログラムを記憶させ、該記憶部に記憶された複数の試験プログラムを所定の順序に従って該第１の演算部に読み出させ、該記憶部に記憶された複数の試験プログラムを該所定の順序と逆の順序に従って該第２の演算部に読み出させ、該調停部の調停結果を記録する。 （もっと読む）

【課題】データ処理装置におけるＤＭＡＣを利用したＤＭＡ転送による転送効率を向上させ、且つシステム全体の転送効率を向上させる。
【解決手段】データ処理装置（１００）は記憶装置（２００）と回路モジュール（ＩＰ１〜ＩＰｍ）の間のデータ転送を制御する転送制御装置（４）を有し、転送制御装置はデータ転送に係るデータを一時的に格納するデータバッファ部（４２）と、個別に転送制御条件が設定される複数のデータ転送制御チャネル（４４＿１〜４４＿ｎ）とデータ転送制御部（４１）を有する。データ転送制御チャネルは回路モジュールからのデータ転送要求に応答して回路モジュールとデータバッファ部の間のデータ転送を制御すると共に、データバッファ部と記憶装置の間のデータ転送を要求し、データ転送制御部はデータ転送制御チャネルからの要求に応答して、データバッファ部と記憶装置の間のデータ転送を制御する。 （もっと読む）

【課題】プロセス単位で優先度を制御することによって情報処理装置全体の処理能力を向上させる。
【解決手段】データ転送のためのバス（２５）と、それぞれプロセスを処理単位とする処理機能を有し、上記バスに対してデータ転送要求を発行可能な複数の機能モジュール（１０，１１，１２，２０，２２，２３）とを設ける。また、上記プロセス毎に設定されたプロセス識別情報を、当該プロセスを処理する上記機能モジュールに対応付けて保持可能なプロセス識別情報保持部（１０１，１１１，１２１，２０１，２２１，２３１）を設ける。さらに上記機能モジュールからのデータ送要求毎に、対応する上記プロセス識別情報毎の処理の優先順位を決定し、その優先順位に従って上記バスに対するデータ転送要求の競合を調停するバスアービター（２６）を設ける。プロセス単位での優先順位制御を行うことで処理能力を向上させる。 （もっと読む）

【課題】情報処理装置に設けられるバスの使用効率を図る。
【解決手段】一つ実施形態の情報処理装置は、動作状態を設定する第１の動作状態レジスタとバスアクセスへの優先度を設定する第１の優先度設定レジスタを有し、第１の情報処理を実行する第１のモジュールと、動作状態を設定する第２の動作状態レジスタとバスアクセスへの優先度を設定する第２の優先度設定レジスタを有し、第２の情報処理を実行する第２のモジュールと、前記第１及び第２のモジュールを接続し、前記第１及び第２のモジュールのアクセス先への処理優先度を調停するバスアクセス調停回路を有するバスとを具備する。 （もっと読む）

【課題】ＣＰＵが制御対象機器を制御するための処理を行う状況において、ＣＰＵの負担をより抑制することが可能な電子制御装置を提供する。
【解決手段】ＥＣＵ間の通信に用いられる通信フレームには、受信データ（指令データ，制御値データ）にメッセージの種別を識別するための識別子（指令ＩＤ，制御ＩＤ）が付加されるように規定され、ＥＣＵ内のメッセージボックスにはその識別子が受信データと共に格納される。そして、ＥＣＵにおいて、ＤＭＡコントローラが、メッセージボックス内の受信データを、その識別子に基づいて予め区分されたＲＡＭの格納領域（受信キュー２６，受信バッファ２７）に転送するように構成した。これにより、ＲＡＭにおいてメッセージの種別毎に決められた格納領域に受信データが書き込まれることになり、ＣＰＵが制御量を演算する際に必要なメッセージの読み出しを比較的容易に行うことが可能となる。 （もっと読む）

【課題】複数のバスマスタを備えた半導体装置において、バススレーブに対する処理を従来よりも効率的に実行できる半導体装置を提供する。
【解決手段】半導体装置１００において、各マスタ装置Ｍ０〜Ｍｎは、複数のバスＢ０〜Ｂ４に接続され、複数のバスのうちの割当てられた１本のバスを介してスレーブ装置３０に対する処理要求をコントローラ２０に出力する。複数のマスタ装置Ｍ０〜Ｍｎの各々には割当優先度が定められる。調停回路１１は、複数のマスタ装置Ｍ０〜Ｍｎのうちバスの割当を要求している１または複数のマスタ装置に対して、バスの割当を要求したタイミングと割当優先度とに基づいて不使用のバスを割当てるとともに、バスを割当てたマスタ装置の処理要求に対して処理順位を設定する。コントローラ２０は、バスが割当てられたマスタ装置から受けた処理要求の内容と処理順位とに基づいて、スレーブ装置３０に対して処理を実行する。 （もっと読む）

【課題】データ処理部において輻輳が発生するおそれを低減しつつ、システムの性能を引き出すことが容易な処理要求送信回路、及び情報処理装置を提供する。
【解決手段】被処理データ列を受け付ける要求受付部３１と、受け付けられた被処理データ列をデータ処理部５へ送信する処理要求送信部３２と、被処理データ列のデータ長を計数するデータ長計数部３３と、計数されたデータ長のデータをデータ処理部５が処理するのにかかる処理時間を算出する処理時間算出部３４とを備え、処理要求送信部３２は、一の被処理データ列をデータ処理部５へ送信した後、次に被処理データ列をデータ処理部５へ送信するまでに、一の被処理データ列についてデータ長計数部３３により計数されたデータ長に基づき処理時間算出部３４によって算出された処理時間以上の間隔を空けるようにした。 （もっと読む）

【課題】 複数のスレーブ回路からのデータ転送要求が互いに競合したときにも、転送レートを保証したデータ転送を実施する。
【解決手段】 複数のスレーブ回路からのデータ転送要求に応じて、複数のスレーブ回路間のデータ転送を制御するデータ転送制御回路は、各スレーブ回路に対応して予め設定された基準の転送レートと各スレーブ回路の現在の転送レートとを比較する転送レート監視部と、スレーブ回路からのデータ転送要求が互いに競合するとき、転送レート監視部の比較結果に基づいて、現在の転送レートが基準の転送レートより低いスレーブ回路からのデータ転送要求を優先するデータ転送調停部とを有している。 （もっと読む）

【課題】メインメモリと周辺装置との間でデータを転送すること。
【解決手段】メインメモリ１３０を具備する中央処理装置１００と、ＰＣＩ Ｅｘｐｒｅｓｓカード２６０〜２６３及びローカルメモリ２３０を具備する入出力処理装置２００とを備え、入出力処理装置２００は、ＰＣＩ Ｅｘｐｒｅｓｓカード２６０〜２６３からメインメモリ１３０に対して直接データ転送を行う第１の経路と、ＰＣＩ Ｅｘｐｒｅｓｓカード２６０〜２６３又はメインメモリ１３０からローカルメモリ２３０に一度データ転送した後、メインメモリ１３０又はＰＣＩ Ｅｘｐｒｅｓｓカード２６０〜２６３にデータ転送を行う第２の経路とを有する。 （もっと読む）

【課題】 アクセスターゲットに対する複数のバスマスタを調停する際、低遅延特性および高帯域特性の双方に対応できるようにする。
【解決手段】 共有バス１には、複数のバスマスタＰ０〜ＰＮ−１、バスコントローラ１５およびアクセスターゲット３を接続する。バスコントローラ１５は、バスマスタＰ０〜ＰＮ−１からのバスアクセス要求をラウンドロビン方式で調停する。バスコントローラ１５は、バスマスタＰ０〜ＰＮ−１に重み設定値を設定し、個々のバスマスタＰ０〜ＰＮ−１が調停される毎に加算した設定値の累積重み値の整数値を算出し、ラウンドロビン方式におけるラウンド範囲を、調停されたバスマスタＰ０〜ＰＮ−１を最低の優先順位から整数値番目のバスマスタＰ０〜ＰＮ−１に入れ替える。 （もっと読む）