【課題】データ処理装置におけるＤＭＡＣを利用したＤＭＡ転送による転送効率を向上させ、且つシステム全体の転送効率を向上させる。
【解決手段】データ処理装置（１００）は記憶装置（２００）と回路モジュール（ＩＰ１〜ＩＰｍ）の間のデータ転送を制御する転送制御装置（４）を有し、転送制御装置はデータ転送に係るデータを一時的に格納するデータバッファ部（４２）と、個別に転送制御条件が設定される複数のデータ転送制御チャネル（４４＿１〜４４＿ｎ）とデータ転送制御部（４１）を有する。データ転送制御チャネルは回路モジュールからのデータ転送要求に応答して回路モジュールとデータバッファ部の間のデータ転送を制御すると共に、データバッファ部と記憶装置の間のデータ転送を要求し、データ転送制御部はデータ転送制御チャネルからの要求に応答して、データバッファ部と記憶装置の間のデータ転送を制御する。 （もっと読む）

【課題】適切なデッドライン保証を行えるバスシステムを安価に提供する。
【解決手段】マスタがそれぞれに、決められた時間内に決められたデータ量のデータ転送を完了できるようにバス使用権の調停を行うバス調停装置であって、マスタの転送能力を表すパラメータを転送周期として格納するマスタ転送能力周期パラメータ格納手段と、前記決められた時間内にマスタの潜在的な転送能力で完遂可能な転送データ量を格納する保証時間内マスタ転送能力データ量格納手段を有し、保証時間を前記２つの格納手段に格納された値によって決定することを特徴とするバス調停装置等、を提供する。 （もっと読む）

【課題】複数のマスタが一時的にシステムの供給するバス転送帯域を超えて要求する場合が生じても、リアルタイム性の必要なバスマスタの転送のデッドラインを保証できるようにする。
【解決手段】複数のバスマスタは各々、少なくとも２つの動作状態に移行可能であり、バスアービタは、前記複数のバスマスタの前記動作状態を検知し、前記動作状態に応じて前記複数のバスマスタの各々に割当てるべきバス帯域をバス帯域割当て情報として保持しており、検知された動作状態に応じて、バス帯域割当て情報を動的に切り替え、前記バス帯域割当て情報に基づいて前記複数のマスタに対し前記バススレーブに対するアクセスを許可するシステムを構成する。 （もっと読む）

【課題】マルチＣＰＵシステムにおけるバス調停においてバス使用優先順位を柔軟にして制御システムの制御効率を向上可能とすることである。
【解決手段】複数のＣＰＵ１１，２１と、各ＣＰＵそれぞれに直接接続したバス１４，２４と、各バス１４，２４間それぞれに接続されて各ＣＰＵ１１，２１間でのバス使用の調停を行うバス調停部３とを有したマルチＣＰＵシステムにおけるバス調停方法において、バス調停部３が、各ＣＰＵ１１，２１の稼動状況および各バスの使用状況を監視すると共に、いずれかのＣＰＵからバスの使用要求があるとき、上記監視に基づいてそのＣＰＵの使用要求先バスに対するバス使用優先順位を他のＣＰＵのバス使用優先順位より高くするバス調停を行うことを可能とした。 （もっと読む）

【課題】デバイスユニット単位で通信調停を行っている場合、デバイスユニットで一つの伝達情報に関し緊急送信要求がなされた場合、遅延時間を小さくして送信を可能にすることで迅速な処置を可能にする。
【解決手段】情報受信側（制御ＣＰＵ５）とシリアルバス１０により接続された複数のデバイスユニット１〜３と送受信可能に通信調停部（通信調停回路６）を接続し、該通信調停部によって前記デバイスユニットからの通常の送信要求に応じて予め定められた通常の優先度に基づいてデバイスユニット単位で送信権を与え、前記デバイスユニットのいずれかから該デバイスユニットにおける伝達情報に関し緊急送信要求がなされると、予め定められたデバイスユニット単位毎および伝達情報別からなる緊急送信要求時の優先度に基づいてデバイスユニット単位毎および伝達情報別に送信権を与える。 （もっと読む）

【課題】所定のバスマスタの所定の処理に対して高い優先度を付与し、前記バスマスタの他の処理および他のバスマスタには平等にバスを割り当てることのできるバス調停回路を単純な構成で実現する。
【解決手段】複数のバスマスタからバス取得要求を受ける要求受領部と、前記バス取得要求に優先する緊急取得要求を所定のバスマスタから受ける緊急取得要求受領部と、前回のバス調停でバス使用権を取得したバスマスタを示す第１識別情報を次回のバス調停時に供給すべく保持する優先状態保持部と、第１識別情報を取得し、それに基づき回転優先順位方式で各バスマスタからの前記バス取得要求の有無を判定し、バス使用権を与えるバスマスタを決定し得る要求判定部と、緊急取得要求を受けたとき、その緊急取得要求に対応する第２識別情報を第１識別情報に代えてバス要求判定部へ供給する切替部とを備える。 （もっと読む）

【課題】複数のマスタで同一のメモリを共有するメモリ制御システムにおいて、例えば画像処理を行うマスタが一定の高いメモリ帯域を要求している場合には、その高いメモリ帯域確保を保証するために高優先でアクセスを行うため、プロセッサなどの低いメモリ帯域で、かつ素早い応答性が必要なマスタに対するアクセス応答性が悪くなってしまう。
【解決手段】一定のメモリ帯域を要求するマスタに対しては要求を前倒しに処理させ、なおかつ、プロセッサなどの内部にあるアクセス属性を調停部へと先行的に通知することで、その前倒しの処理に対して一時的にマスクし、プロセッサのメモリアクセス応答性を高めて、プロセッサの処理性能を向上することができる。 （もっと読む）

【課題】複数の処理部とメモリとの間でデータ転送を行う電子機器において、データ転送が制限されることを回避し、各処理部を効率よく動作させることができる技術を提供する。
【解決手段】ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１のデータ残量と閾値ＴＨとの関係に基づいて各チャンネルに対するデータ転送の優先順位を変更する。これにより、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１内にデータの蓄積がなくなってしまったり、ＦＩＦＯバッファ２１，３１，３２，４１，４２，５１がデータで満杯になってしまったりすることはなく、各処理部２０，３０，４０，５０を効率よく動作させることができる。 （もっと読む）

【課題】高速なキャンセル処理を可能とするマルチプロセッサシステムを提供する。
【解決手段】第１のプロセッサは、第２のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、第２のプロセッサに対して、第２のプロセッサで実行される処理の中止を示す第１の割り込み信号を、専用に設けられた第１の割り込み信号経路を介して送信する。第２のプロセッサは、第１の割り込み信号を受信した場合において、第１のプロセッサから第１の通信経路を介して送信された第１の処理要求に従って実行されている実行中の処理を中止して、実行中の処理の終了を示す第１の処理応答信号を、第１の通信経路を介して送信する。 （もっと読む）

【課題】複数のバスマスタからのバス獲得要求のうち、第１のバスマスタのデータ転送効率が確約されるように調停することができるバスアービタを得る。
【解決手段】第１のバスマスタに相当するデバイスのスキャナ３は、一定速度で原稿をスキャンし、次々とラスタ形式でシステムバス上のメモリ２に一定量の画像データを転送する。システム制御部４は、スキャナ３、通信系デバイスであるＩＥＥＥ１３９４（５）と通信を行い動作状態に関する各コマンド、ステータスのやりとりを行う。本構成において、バスアービタが適用されている装置で特定の事象が発生することにより発生する第1のバスマスタからのバス獲得要求が存在する場合に、事象の発生を検出して事象発生信号として出力し、事象発生信号を受け、第１のバスマスタ以外のバスマスタからのバス獲得要求に対して、特定の事象が発生してない通常の場合より、バス使用権を与える頻度を制限する。 （もっと読む）

【課題】 割り込みを有効に処理することのできるデータ転送バスシステムを提供。
【解決手段】 AMBA（高度マイクロコントローラバスシステム)のAHBバス102には、ARM CPU 110に接続されたAHBバスインタフェース112と、AHBバスアービタ114と、AHB-APBブリッジ122と、高性能周辺装置124と、バスリクエスト優先度判定回路100とが接続されて、AHB-APBブリッジ122はさらに周辺バスAPB 104を介してタイマ150およびUART 152等が接続されている。割込コントローラ132は、タイマ150およびUART 152等からの割込要求信号(INTREQ1〜INTREQ3)を入力して割込信号(CPUINT)をARM CPU 110とバスリクエスト優先度判定回路100とに出力し、割り込みとバスリクエストとの優先順位に従って高性能周辺装置124のバスリクエストを発生するか否かの制御を行なう。 （もっと読む）

【課題】複数のデバイス間でＤＭＡ転送を行えるＤＭＡコントローラを持ち、ＲＯＭバスを共有して複数のデバイスが接続しているシステムにおいて、ＤＭＡ転送している際に、即時性を求められる割り込み要求が入った場合に、残りのＤＭＡ転送量と割り込みの種類に応じてどちらの転送を優先させるかを判断することで、より効果的なバス使用方法を実現すること。
【解決手段】複数のデバイスが接続されたバスと、ＤＭＡ転送を行うＤＭＡコントローラ手段と、割り込み要求信号を出力する割り込みコントローラ手段と、前記ＤＭＡ転送の残りの転送量と前記割り込み要求のレベルから優先度を決定する優先度決定手段と、前記優先度決定手段の結果によって前記ＤＭＡ転送の続行及び一時停止の何れかを決定するＤＭＡ転送制御手段を備える。 （もっと読む）

複数のダイレクトメモリアクセス（ＤＭＡ）タスク要求のアービトレーションを行うための方法を（５００）であって、この方法（５００）は、複数のＤＭＡタスク要求を受け取るステップ（５１０）を含み、この方法は、ＤＭＡタスクに関連付けられた期限に応じて複数のＤＭＡタスク要求のうちから１つのＤＭＡタスク要求を選択すること（５２０）を特徴とする。ＤＭＡタスク要求を受け取るように適合された、インターフェイス（４２０）を備えるデバイス（９０）であって、このデバイス（４００）は、ＤＭＡタスクに関連付けられた期限に応じて複数のＤＭＡタスク要求のうちから１つのＤＭＡタスク要求を選択するように適合されたアービタ（４１０）を備えることを特徴とする。 （もっと読む）

【課題】 システム設計の難解化を抑制しつつ、所定のバスマスタに対する帯域保証を行う。
【解決手段】 調停回路４２は、バス回路を介したデータ転送を制御するバスマスタの各々がデータ転送要求を出力すると、該出力を行っているバスマスタ毎に設定される各優先度に基づいて、いずれか一つのバスマスタによるデータ転送を実行させる構成である。さらに、調停回路４２には、帯域保証要求を出力しているバスマスタによるデータ転送について、実効帯域を計測する帯域測定回路５２と、上記計測された実効帯域に応じて上記帯域保証要求を出力しているバスマスタに設定される優先度を変更する優先度判定回路５１と、を含む。 （もっと読む）

【課題】柔軟で適切なバスのアービトレーションの実現と、装置構成の複雑化や装置コストの上昇等の回避とを、それぞれ両立させる。
【解決手段】共通バス１と、前記共通バス１を使用してデータ転送を行う複数のバスマスタＡ〜Ｚと、各複数のバスマスタＡ〜Ｚからの共通バス使用要求に対する調停を予め設定されている優先順位に基づいて行うバスアービタ２と、前記複数のバスマスタＡ〜Ｚのうちのあるバスマスタの優先順位として、複数の異なる優先順位の中からいずれか一つを選択するとともに、当該選択の切り換えを定期的に行う要求切換手段４とを備えて、データ転送処理装置を構成する。 （もっと読む）

【課題】 特定のバスマスタ装置がバスを使用している間、他のバスマスタ装置のバス待ち時間を改善することができ、効率的なデータ処理の実現が可能なバス調停装置及びバス調停方法を提供すること。
【解決手段】 調停回路１８は、バスマスタ装置からバス使用のリクエストがあると、システムバスの占有時間を複数の時間単位に分割し、分割された個々の単位時間におけるバスの優先度を個別に設定する。調停回路１８は、ＣＰＵ１１及び制御回路１４〜１７のうち、いずれかのバスマスタ装置からシステムバス１９を介してバス使用のリクエストであるバス要求信号があるか否かを判別し、バス要求信号があると、設定されている優先度にしたがって、バス調停処理を行う。 （もっと読む）

【課題】 バスの応答性を低下させることなくメモリおよびバッファメモリ間のスループットを向上し、システム機能（画像表示機能）の正常性を確保する。
【解決手段】 バッファメモリ（ＦＭ１）は、データ利用装置（２８）に順次出力されるデータを一時的に格納する。メモリ（２２）は、バス（２４）を介して少なくとも１つのメモリアクセス回路（１２、１４）によりアクセスされる。データ転送回路（１６）は、バス（２４）を介してメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。バッファメモリ（ＦＭ１）のデータ量が第１所定量を下回ってから第１所定量より大きい第２所定量を上回るまでの間、データ転送回路（１６）は、バス（２４）を占有した状態でメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。 （もっと読む）

【課題】 共有リソースへのアクセス要求の調停を一定の時間間隔で行うシステムでは、アクセス要求の発生タイミングに時間的な偏りが生じた場合、アクセス要求の存在しない調停時刻ではいずれのマスタにもアクセス許可が発行されず、アクセス許可を与える機会が無駄に失われてしまう。また、その結果として他の調停時刻に多数のアクセス要求が集中した場合には、アクセス待ち時間が増大する。
【解決手段】 バスマスタ１００〜１０２からのアクセス要求を調停するバス調停部１０３に、調停履歴管理部１０６を設ける。調停履歴管理部１０６では、ある基本調停時刻にいずれのバスマスタからのアクセス要求も存在しなかったことを記録する。この記録に従って、アクセス要求調停部１０５は、当該基本調停時刻を過ぎて発行されたアクセス要求に対して、次の基本調停時刻を待たずにアクセス許可を発行する。 （もっと読む）