【課題】直接転送をする場合と直接転送をしない場合とが混在しても、ＭＥＭＣ設定等の追加の動作を行うことなく、１サイクル転送することを可能とする。
【解決手段】バス接続回路は、バスマスタ１０と複数のバススレーブ１２、１５とを接続する。バス接続回路は、ミラー領域アクセス検出回路１３と、処理回路２１、２２、１４とを具備する。ミラー領域アクセス検出回路１３は、バスマスタ１０が複数のバススレーブ１２、１５のうちの第１バススレーブ１２のミラー領域へアクセスすることを検出して、検出信号３５を出力する。処理回路２１、２２、１４は、検出結果３５に基づいて、当該検出結果３５に対応して予め設定されている処理を、アクセスの対象としての領域又はデータに対して実行する。 （もっと読む）

【課題】ＣＰＵの命令に応じてＰＣＩ Ｅｘｐｒｅｓｓデバイスとメインメモリとの間のデータの入出力を制御すること。
【解決手段】外部のＰＣＩ ＥｘｐｒｅｓｓデバイスＤと接続されるホストバスアダプタＨと、ホストバスアダプタＨとメインメモリ３００との間に接続されて、ホストバスアダプタＨを介してＰＣＩ ＥｘｐｒｅｓｓデバイスＤとメインメモリ３００との間においてデータを転送するデータ転送部１２０と、ホストバスアダプタＨ、及びデータ転送部１２０を含む入出力制御装置１００の各部を制御するファームウェア制御部１１０とを備え、ファームウェア制御部１１０は、ＰＣＩ ＥｘｐｒｅｓｓデバイスＤからメインメモリ３００へ転送すべき全てのパケットの送出が完了したときに、その旨をＣＰＵ２００へ通知する。 （もっと読む）

【課題】バスシステムが許容するトランザクション数の最大値の増大に伴う記憶容量の増大を抑制する。
【解決手段】バッファ２２０は、トランザクション処理を識別するための識別情報とリクエストの各々の発行順序を特定するための順序情報とをレスポンスの各々の転送処理を制御するためのトランザクション情報に対応付けて管理情報として保持する。バッファ管理部２３０は、マスタからリクエストが発行された場合にリクエストに基づいて管理情報をバッファに格納し、スレーブからレスポンスが返送された場合にレスポンスに係る識別情報を含む管理情報内のトランザクション情報をトランザクション情報に対応する順序情報に従ってバッファから読み出す。相互接続部は、リクエストをスレーブへ転送し、順序情報に従って読み出されたトランザクション情報に基づいてレスポンスの各々をマスタへ転送する。 （もっと読む）

第１のコントローラ及び複数の記憶デバイス（ＰＤＥＶ）に接続された第１の通信経路と、第２のコントローラ及びそれら複数のＰＤＥＶに接続された第２の通信経路がある。各通信経路は、直列に接続された複数のエクスパンダを有する。通信経路がＩ／Ｏに使用されない時間を短くするために、（Ａ）通信経路についてＩ／Ｏ抑止が設定されている時間長を短くする、又は、（Ｂ）Ｉ／Ｏの処理以外の処理（例えばディスカバープロセス）にかかる全体的な時間が短くされる。（Ａ）では、Ｉ／Ｏ抑止の通信経路について、エクスパンダとエクスパンダ間の接続が切断されているか否かが判断され、その判断の結果が否定的であれば、その通信経路についてＩ／Ｏ抑止を解除してから、ディスカバープロセスが行われる。（Ｂ）では、エクスパンダが有するルーティング制御情報を更新するためのコマンドの発行数が減らされる。 （もっと読む）

【課題】フォルトトレランスの向上を図るとともに、故障回復時間を短縮することが可能なPCI Express通信システム、及びその通信方法を提供することを目的とする。
【解決手段】TLPダイジェストには、トランザクション層の回路がエラーを検出し、送信データについてエラー情報を設定し、ルートコンプレックス１が送信したメモリリードリクエストを受信したエンドポイント３ａは、要求されたTLPに対応する第１のデータの送信中にエラーを検出した場合にはエラー情報をTLPダイジェストにセットしてデータ付きコンプリーションを返信するステップと、ルートコンプレックス１は、エラー情報に基づいたメモリリードリクエストをエンドポイントに送信するステップと、エンドポイントは、要求された第２のデータを返信するステップと、ルートコンプレックスは保持していた第１のデータのエラー箇所に第２のデータを上書きして、この応答を完了させるステップとから成る。 （もっと読む）

【課題】ＰＣＩスイッチにおける未割り当てスロットに必要なリソース量を削減する。
【解決手段】計算機とＰＣＩスイッチに接続されたＩ／Ｏデバイスと計算機に接続される第１のポートとＩ／Ｏデバイスに接続される第２のポートとを備えたＰＣＩスイッチとＰＣＩスイッチの構成を管理するスイッチ管理部と電源制御部とを備えたシステムにおいて、スイッチ管理部は、起動する計算機が接続された第１のポートを判定し、ＰＣＩスイッチに通知し、第１のポートに接続された計算機の起動を電源制御部に指令し、計算機に対するＩ／Ｏデバイスの割り当てを管理し、計算機の起動後にＩ／Ｏデバイスの割り当てをＰＣＩスイッチに通知し、ＰＣＩスイッチは、第１のポートの判定結果に基づいて、計算機から第１のポートへの構成認識を抑止し、スイッチ管理部からの通知に基づいて、第１のポートと第２のポートとを接続する仮想スイッチを生成する。 （もっと読む）

【課題】より迅速にデータを送信できるようにする。
【解決手段】CPU８１はパケットのヘッダを生成してヘッダ用メモリ８２に記録させる。また、CPU８１は、送信するデータおよびヘッダが記録されている位置を示すディスクリプタを生成する。MAC８４は、ディスクリプタにより指定されたヘッダをヘッダ用メモリ８２から取得するとともに、ペイロードとしてのデータをデータ用メモリ８５から取得し、取得したヘッダとペイロードとからパケットを生成する。このとき、データ用メモリ８５とヘッダ用メモリ８２とはブリッジ８３により切り離されているので、CPU８１は、MAC８４によるペイロードの取得と並行して、次のパケットのヘッダを生成してヘッダ用メモリ８２に記録させる。本発明は、情報処理装置に適用することができる。 （もっと読む）

【課題】処理の煩雑性の増加や、パフォーマンスの劣化を生じさせることなく、ＰＣＩバス上を流れるデータを効率的に暗号化することができ、かつ暗号化強度も保つ。
【解決手段】 ＰＣＩマスタデバイス１は、１２８ビット暗号データのライトアクセスを行う場合、ベースアドレス０の空間へアクセスする。また、ＰＣＩマスタデバイス１は、少量のデータをライトアクセスする場合、ベースアドレス１の空間へアクセスする。ＰＣＩ Ｉ／Ｆ部５は、アクセスされたベースアドレスに応じたベースアドレス信号ＢＡＳを出力する。セレクタ８は、ベースアドレス信号ＢＡＳに従って、１２８ビット復号部６で復号されたデータをデータ処理部９へ出力するか、３２ビット復号部７で復号されたデータをデータ処理部９へ出力する。 （もっと読む）

【課題】 リクエストが圧縮された演算器の数や圧縮のパターン数が多い場合でも圧縮情報のビット数を小さくすることが可能なデータ転送方法を提供する。
【解決手段】 番号が連続する複数の演算器からのメモリリクエストが一のメモリポートに競合する場合には、これら複数のメモリリクエストを１つに圧縮する。この際、演算器番号情報とメモリアドレス特定用情報とを含む圧縮情報を生成する。演算器番号情報は、圧縮される複数のメモリリクエストの発行元である複数の演算器のうち特定の演算器の番号を示す情報である。メモリアドレス特定用情報は、前記一のメモリポートに含まれるメモリアドレスのうち何れのメモリアドレスに対するリクエストを圧縮したのかを示す情報である。リプライが前記一のメモリポートから戻ってくると、該リプライを圧縮情報に基づいてリクエスト発行元の演算器に分配する。 （もっと読む）

【課題】接続されるバスマスタの個数によらず回路規模を略一定に保つとともに、バスリクエストの待ち時間を格段に短縮するメモリコントローラを提供する。
【解決手段】バスマスタ３−１〜３−４からの各バスリクエストから１つを選択するセレクタ１５−１，１５−２，１６と、各セレクタで選択されるバスリクエストが重複しないように切換制御するアービタ１７と、セレクタ１５−１，１５−２に接続されて、バスマスタの個数分のアクセスデータ単位長の記憶容量をそれぞれ有するバッファメモリ１４−１，１４−２と、バッファメモリ１４−１，１４−２の各出力とセレクタ１６の出力とから、１つの出力を選択するためのセレクタ１２と、セレクタ１６からセレクタ１２に供給されるバスリクエストの出力優先順位を最も低くしてセレクタ１２から１つの出力を選択するアービタ１３とを具備した。 （もっと読む）

アドインボード上のＰＣＩデバイスやカードデバイスを制御するために用いられるデバイスコントローラである。マスタデバイスを含む複数のデバイスをアドインボード上に搭載し、かつ、それらのデバイスの動作を円滑に制御することでマルチファンクションのＰＣＩデバイスまたはカードデバイスを構築するために、デバイスコントローラ（１）に、デバイス（Ｄ１〜Ｄ８）からのバスマスタ要求に対応するバスアービタ回路（１７）を設け、バスアービタ回路（１７）およびターゲット検出回路（１６）によりイニシエータおよびターゲットを検出させ、バスシーケンサ２に前記検出結果に基づいた適正な手順でバスマスタサイクル等における信号の発行を制御させるとともに、アドインボード（３０）をホスト装置に単一のマルチファンクションデバイスとして認識させる。
（もっと読む）