【課題】記憶部用のソフトウェアが破損されて、データの読み書きが不可能となることを防止する。
【解決手段】記憶装置は、データを不揮発的に記憶可能なフラッシュメモリ３０と、フラッシュメモリ３０へのデータの読み書きを制御するためのメインコントローラ１０と、通常用ファームウェアＦＷ１と拡張用ファームウェアＦＷ２とを個別に格納するＳＰＩフラッシュ７１，７２と、メインコントローラ１０によりアクセスし得るＳＰＩフラッシュ７１，７２を切り替えるＳＷ回路８０とを備える。 （もっと読む）

【課題】ＤＭＡコントローラ／エンジンによって管理される直接メモリアクセス（ＤＭＡ）・チャネルを介して転送されるデータ上で、複数のデータ操作オペレーションを同時に実行するための方法およびデバイスを提供する。
【解決手段】ＤＭＡコントローラ内部で動作する制御データブロック（ＣＤＢ）プロセッサは、ＣＤＢを読み出し、ＣＤＢの内容に従ってデータの読み出し、データ操作オペレーションおよびデータの書き込みを設定してもよい。データがＤＭＡコントローラを通して導かれる間に、例えばハッシング、ＨＭＡＣ、フィルパターン、ＬＦＳＲ、ＥＥＤＰ検査、ＥＥＤＰ生成などの複数のデータ操作オペレーションをデータ上で同時に実行してもよい。データ操作オペレーションを実行するデータ変更エンジンは、データ操作オペレーションの間に外部メモリへのアクセスを回避するために局所ＲＡＭを使用する、ＤＭＡコントローラ上で実施されてもよい。 （もっと読む）

【課題】多数のフラッシュメモリに並列にアクセスできるフラッシュメモリシステムを簡単に設計する。
【解決手段】ホストシステムと通信するフラッシュメモリコントローラ１２に、１個以上のフラッシュメモリモジュール１４、１４、…が、たった３本の信号線をもつシリアルインタフェース１６を介して接続される。各フラッシュメモリモジュール１４は、パラレルインタフェース３４をもつ複数個のフラッシュメモリ３２、３２、…と、シリアルインタフェース１６とパラレルインタフェース３４との間の信号形式変換を行うシリアル・パラレル変換回路３０とを備え、フラッシュメモリ３２、３２、…の個数が固定された１個のモジュール又は１個のパッケージとして構成される。必要な記憶容量に応じて、フラッシュメモリコントローラ１２に接続されるフラッシュメモリモジュール１４、１４、…の個数を選択できる。 （もっと読む）

【課題】 異なるデータ転送方式の２つの装置間で両装置とのデータ送受信の転送方式を変換して両装置間のデータ送受信を可能にし、一方の装置とのデータ送受信時に通信エラーが発生しても再送できるようにする。
【解決手段】 ホスト装置２とパラレルでデータ送受信するパラレルインタフェース制御部１４と、ＨＤＤ３とシリアルでデータ送受信するシリアルインタフェース制御部１６と、パラレルインタフェース制御部１４又はシリアルインタフェース制御部１６で受信したデータを保持する第１バッファメモリ１２と第２バッファメモリ１３と、その保持されているホスト装置２から受信したデータをシリアルインタフェース制御部１６によってＨＤＤ３へ送信させ、上記保持されているＨＤＤ３から受信したデータをパラレルインタフェース制御部１４によってホスト装置２へ送信させる主制御部１０を有する。 （もっと読む）

アクセス検出器が、シリアルストレージデバイスとインタフェースする複数のシリアルポートのうちの１つへのアクセスのアクセスタイプを検出する。このアクセスは、パラレルチャネルのタスクファイルレジスタを介してパラレルストレージデバイスとインタフェースする複数のパラレルチャネルのうちの１つを目的とする。マッピング回路が、シリアルポートをパラレルチャネルにマッピングする。ステートマシーンは、アクセスタイプとマッピングされたシリアルポートに基づいてパラレルチャネルのうちの１つからの応答をエミュレートする。 （もっと読む）