【課題】 特に薄いコンデンサを使用していても反り難く、かつビルドアップ層の絶縁樹脂層への内蔵プロセスが容易なコンデンサを提供することにある。
【解決手段】
金属箔２の少なくとも片面に誘電体層３と導体層４とがこの順で積層された誘電体積層構造体１において、金属箔２の厚さが１０μｍ以上４０μｍ以下、誘電体層３の厚さが０．３μｍ以上５μｍ以下、導体層４の厚さが０．３μｍ以上１０μｍ以下とされ、誘電体層３と導体層４との２層に跨って厚さ方向に連通された連通孔５が形成されてなり、誘電体層のビア３ａが１００μｍ以上３００μｍ以下の間で異なる径をなして構成され、導体層４のビア４ａが誘電体層３のビア３ａの径よりも５μｍ以上５０μｍ以下引き下がった径で形成されるとともに、最小ビアピッチが１００μｍ以上３５０μｍ以下で配置されてなることを特徴とする。 （もっと読む）

【課題】複数のセラミック層からなる積層構造を有する積層体と、特定のセラミック層を厚み方向に貫通するように設けられるビア導体とを備える積層型セラミック電子部品において、焼成時の寸法変化度合いの違いに起因する、ビア導体とセラミック層との間の隙間を生じにくくするため、ビア導体の形成に用いる導電性ペーストにセラミック粉末を含有させると、ビア導体の電気抵抗が増す。
【解決手段】セラミック粉末を含有する第１の導電性ペースト３と、第１の導電性ペースト３より少ないセラミック粉末を含有するかセラミック粉末を含有しない第２の導電性ペースト５とを用意し、内周面に沿って第１の導電性ペースト３を付着させたビアホール２に、第２の導電性ペースト５を充填する。焼結後のビア導体６では、セラミック粉末は外周部７から中心部８に向かって減少するような濃度勾配をもって存在するため、中心部８での電気抵抗を低くできる。 （もっと読む）

【課題】従来はチップ型コンデンサをグリッド端子の配列方向に沿って表面実装しているため、ＢＧＡ半導体装置の多ピン化が進むと、実装基板のグリッド端子に形成されたランド部間の距離が短くなり、チップ型コンデンサの実装作業が益々難しくなって実装不良を招き、あるいは実装できなくなる虞がある。
【解決手段】本発明のコンデンサアレイの実装構造１０は、ＢＧＡ半導体装置２０が実装された実装基板１１の反対側の面に形成されたグリッド端子１１Ａに対して低ＥＳＬコンデンサアレイ１２を半田付けにて実装した構造であって、低ＥＳＬコンデンサアレイ１２をグリッド端子１１Ａの配列方向に対して４５°の角度θを形成して斜めに配置した実装構造である。 （もっと読む）

【課題】 小型化が可能で、しかも容易に配置場所に応じた形状に設定できるコンデンサ及びその製造方法を提供する。
【解決手段】 端面に電極１２、１３を形成した複数のコンデンサ素子１１を薄状絶縁体１４に並べて取着し、電極１２、１３に端子２１、２２を接続して複数のコンデンサ素子１１を連結する。このコンデンサは、スティック状に形成したり、リング状に形成できる。また、樹脂モールド２５したり、ケース２６に収納し樹脂２７を充填してもよい。 （もっと読む）