【課題】 ＨＩＧＨ−Ｋ誘電材料をエッチングする方法とシステム。
【解決手段】 プラズマを使用した、第１のプロセスと、第２のプロセスとの間での基板を加熱する方法は、記載されている。この加熱方法は、熱伝達ガスの裏面供給を取りやめ、クランプ力を取り除くこととによって基板ホルダ上の基板を熱的にアイソレートすることを具備する。さらにまた、希ガスのような不活性ガスは、プラズマ処理システムに導入され、プラズマは、点火される。基板は、第１の温度（すなわち、一般的に１００℃未満）から第２の温度（すなわち、一般的に４００℃オーダー）まで基板の温度を上昇させるのに十分な期間、不活性プラズマにさらされる。 （もっと読む）

プラズマプロセスシステム内で基板上の高ｋ誘電体層をエッチングするための方法が記述されている。この高ｋ誘電体層は、例えば、ＨｆＯ_２を有することができる。前記方法は、前記基板の温度を２００℃より上（すなわち、典型的に４００℃のオーダに）に上昇させることと、ハロゲンを含んでいるガスを有するプロセスガスを導入することと、前記プロセスガスからプラズマに点火することと、前記基板をプラズマに露出することとを有している。前記プロセスガスは、ＨｆＯ_２のＳｉとＳｉＯ_２とに対するエッチング速度を改善するために、さらに還元ガスを有することができる。
（もっと読む）

【課題】窒素を含む化合物半導体層の表面に生じた、エッチングによるダメージを除去あるいは軽減し、ゲート電極に良好なショットキ特性を有する半導体装置を形成する。
【解決手段】ドライエッチングにより、第１化合物半導体層２２のゲート電極形成予定領域３６の表面を露出するとともに、コンタクト層３２を形成する。次いで、この第１化合物半導体層２２の露出した表面に対するアニール処理を行う。前述のドライエッチングの際に第１化合物半導体層２２の表面に生じたダメージを、窒素プラズマを用いた表面処理を行うことにより、良好な電気特性をもつ第１化合物半導体層２２の表面を形成する。この窒素プラズマを用いた表面処理を行った第１化合物半導体層２２の表面上にゲート電極３８を形成し、良好なショットキ特性を有するゲート電極を具えたリセス型ＨＥＭＴ１０を形成する。 （もっと読む）

【課題】 ＳＡＷチップをベースに組み込む工程においても異常な周波数変動を生じることなく、信頼性の高いＳＡＷチップとこれを利用したＳＡＷデバイスの製造方法を提供すること。
【解決手段】 圧電基板１１１にドライエッチングにより電極パターンを形成するＳＡＷチップ１１０の製造方法であって、圧電基板上にアルミニウムまたはアルミニウム合金により電極膜２３を形成する電極膜形成工程ＳＴ１と、前記電極膜を所定の電極パターンとなるように、圧電基板表面が露出するまでドライエッチングを行うドライエッチング工程ＳＴ２と、前記露出された圧電基板表面の残留アルミニウムを除去するための洗浄工程ＳＴ３とを含んでいる。 （もっと読む）

【課題】 絶縁保持が効果的になされ、もれ電流を最小化することができる局所処理装置を提供する。
【解決手段】 外部からの電磁的遮蔽をなすケーシングを有する。前記ケーシングの管通路上に放電管を設ける。前記放電管の一端をガス供給源に接続して放電管内に処理用気体を導入可能とする。前記放電管の他端にノズルを脱着自在に連結して、当該ノズルより処理用気体を外部に放出可能とする。前記放電管を挟むように一対の電極を対向配置して、当該電極の一方にリードの一端を接続し、当該リードの他端をケーシング部材外部の高周波電力源に接続して伝導経路を形成しする。これにより、ケーシング内を密閉空間とするとともに前記伝導経路の周囲に中空部分を設けて絶縁空間を形成した。 （もっと読む）

【課題】大面積基板のエッチングや薄膜形成等の表面処理を行うのに有用なプラズマ発生装置に関わり、真空容器に絶縁体の隔壁部あるいは天板を設けてその外側に高周波アンテナを設置する従来の誘導結合型プラズマ発生装置では、放電室の径が大きくなるにつれ絶縁体の厚みを大幅に増大させなければならず、高周波電力の利用効率が低下するという問題があった。
【解決手段】プラズマ発生装置の真空容器１の内部にアンテナ導体５全体を入れ、絶縁体の隔壁や天板を用いる必要をなくして、アンテナから放射される誘導電界の全てを有効利用できるようにした。またアンテナのインダクタンスを小さくしたり、アンテナ導体を絶縁体で被覆したりして異常放電の発生を抑制し、高密度プラズマの安定化を図っている。 （もっと読む）

【課題】 シリル化プロセスを用いて微細なパターンの形成を可能とし、しかもシリル化部表面に形成されるＳｉＯ_x 層の除去を支障なく行うことのできる、半導体装置の製造方法が提供が望まれている。
【解決手段】 下地基板２０上の被パターニング層２３上にレジスト層２４を形成し、次にレジスト層２４の所定箇所を露光し、次いでこの露光工程後のレジスト層２４における未露光部分をシリル化する。続いて、露光した箇所のレジスト層２４をドライ現像によって除去し、シリル化された部分に対応した積層パターン３０を得る。次いで、積層パターン３０からその表層部に形成されたＳｉＯ_x層２９を除去してレジストパターン３２を形成する。その後、レジストパターン３２をマスクにして被パターニング層２３をエッチングする。 （もっと読む）