【課題】チップ面積を減少させることができる半導体装置を得る。
【解決手段】本発明に係る半導体装置は、半導体基板と、半導体基板の表面の一部に形成された動作層と、動作層上に形成されたゲート電極と動作層にオーミックコンタクトされたソース電極及びドレイン電極と、ソース電極と接地との間に並列接続された第１の容量及び第１の抵抗とを備え、第１の容量は、ソース電極と、ソース電極上に形成された第１の絶縁膜と、第１の絶縁膜上に形成され、接地された第１の上部電極とから構成される。 （もっと読む）

【課題】薄膜トランジスタで構成された回路と積層素子とを集積化する。
【解決手段】絶縁性基板１０１上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された層間絶縁膜と、コンタクト用の電極３０５が形成された積層素子とを有し、前記層間絶縁膜上に、前記薄膜トランジスタと接続する配線が設けられ、前記絶縁性基板１０１の裏面から前記絶縁性基板１０１と前記層間絶縁膜とを貫通しなおかつ前記配線と接続する端子２０６が設けられ、前記絶縁性基板１０１の裏面側にて前記端子２０６と前記コンタクト用の電極３０５が電気的に接続する。 （もっと読む）