【課題】デプレッション型ＭＯＳトランジスタとエンハンス型ＭＯＳトランジスタによって形成される基準電圧発生回路装置の面積を大きくすることなく基準電圧の温度特性を向上させる。
【解決手段】デプレッション型ＭＯＳトランジスタの濃度プロファイルを、第一導電型チャネル領域の基板表面側の不純物濃度が薄く、かつ前記第一導電型チャネル領域と第二導電型の基板領域もしくはウェル領域にて形成されるＰＮ接合付近の前記第一導電型チャネル領域の不純物濃度が濃くなるように制御することで基準電圧の温度特性を向上させる。 （もっと読む）

【課題】パネルへの接続のための信号線引き回しが少なく、かつチップサイズの縮小を図ったドライバＩＣ等を提供する。
【解決手段】ドライバＩＣ１００の長手方向にて三分割し、中央の第１領域１００Ａにはデータ線ドライバ１３０を、第２領域１００Ｂには第１走査線ドライバ１４２Ａを、第３領域１００Ｃには第２走査線ドライバ１４２Ｂを、それぞれドライバＩＣの長辺１００Ｄに沿って配置し、他の長辺１００Ｅに沿ってインターフェース領域１０２を配置する。第１領域には、昇圧回路１４０ＡとＲＡＭ１１０とを配置する。第２領域には、第１電源回路１４０Ｂを配置する。第３領域には、第２電源回路１４０Ｃを配置する。第１領域に配置した第１電源回路からの内部基準電位Ｖｒｅｆを、第２領域を経由して、第３領域に配置した第２電源回路内の内部電源電位生成回路１４０Ｆに伝送する。内部基準電位は、ボルテージフォロアを介して電源配線層に供給する。 （もっと読む）

【課題】安定した内部電源電圧を発生できるように、負荷電流の変動に対して高速応答するとともに、十分な駆動電流を供給できるレギュレータ回路を提供する。
【解決手段】レギュレータ回路３０ａは、基準電圧ＶＲＥＦと内部電源電圧ＶＩＮＴとの差を検知増幅するプリアンプ回路３２ａと、プリアンプ回路３２ａの出力の振幅を制限するクランプ回路３４ａと、振幅制限されたプリアンプ回路３２ａの出力を増幅するメインアンプ回路３６ａと、メインアンプ回路３６ａの出力に応じて、内部電源電圧ＶＩＮＴを出力するドライバ回路３８とを含む。内部電源電圧ＶＩＮＴが急激に変動しても、クランプ回路３４ａの効果によって、レギュレータ回路３０ａが発振することはない。 （もっと読む）

【課題】最適なバーインストレスをサンプルに印加する。
【解決手段】半導体集積回路装置５０には、バーインカウンタ１、制御部２、及び被テスト回路３が設けられる。バーインカウンタ１は、半導体記憶装置としての被テスト回路部３に印加されるバーインストレスを把握するために設けられたものである。バーインカウンタ１は、被テスト回路３に印加されるバーインストレス（印加温度及び印加電圧）を把握し、バーインストレスをカウントアップ（モニター）して、印加温度、印加電圧、及びバーインストレス時間に対応したバーインストレス情報を外部に出力する。 （もっと読む）

【課題】小型化および消費電力の低減を図ることができる。
【解決手段】半導体集積回路１は、半導体集積回路１の各種機能を構成する複数のアナログ回路（補正対象回路）２、２、・・・と、各アナログ回路２が備える素子（本実施の形態ではトランジスタ、抵抗、キャパシタ）の製造ばらつき温度変化等による現在の素子特性の情報を持たせるためのモニタデータを供給する１つの制御部３とを有している。制御部３は、半導体集積回路１の素子の製造ばらつきと温度のモニタリングを一手に引き受ける。 （もっと読む）

相補型ＭＯＳ（ＣＭＯＳ）環境内部の金属酸化膜半導体（ＭＯＳ）トランジスタ（３６，４６）のドレイン／ソース間の過度の漏れ電流を検出するためのシステム（１０，９０）と、装置（１２，３０，４０，５０，６０，７０）と、方法（１００）とを開示する。前記ＭＯＳトランジスタの補完として負荷制御（３２，４２）を配置する。比較器（３４，４４）は、前記負荷制御及び前記ＭＯＳトランジスタに電気的に接続されるとともに、しきい値を超える漏れ電流の検出を表す出力信号を生成する。過度の漏れ電流を示す受信された出力信号に応答して、前記ＣＭＯＳ環境へのダメージを阻止するためにシステム電圧／周波数を調整する。
（もっと読む）