【課題】集積回路の多チップモジュールの静電放電保護に関する。
【解決手段】ＥＳＤ損傷から保護されたりされなかったりするＩ／Ｏ回路を含む集積回路を提供する。ＥＳＤ損傷からの保護は、Ｉ／Ｏ回路の１つまたはそれ以上において、選択的に非作動にされたり、作動されたり、少しも存在しなくなったりする。使用時、集積回路は、他の集積回路に接続されて多チップモジュールを形成し、そこで、モジュール間のＩ／Ｏ回路のＥＳＤ保護が非作動にされるかまたは存在しなくなる。これは、多チップモジュールが形成されると、このＩ／Ｏ回路へのＥＳＤ損傷の見込みが減るので好都合である。蒸気の包括的な説明と以下の詳細な説明は共に、本発明の模範的なものであって制限的なものではないことが理解されるべきである。 （もっと読む）

【課題】
電源が切れた状態のｐ形ＦＥＴで、不所望の電流が流れるのを防ぐ。
【解決手段】
第１のデバイスのチャネルがｐ形であり、該第１のデバイスの第２の端子が電源に接続されており、第１のデバイスの基板に接続される第１の端子および第１のデバイスの第２の端子に接続される第２の端子を有するメカニズムを備え、電源がオフのとき、第１のデバイスの第１の端子および基板がｐｎダイオードを形成し、前記メカニズムの第１の端子および基板が、前記ダイオードに直列接続である少なくとも１つのダイオード要素を構成し、前記直列接続の閾値電圧が前記電流に関連する電圧を上回り、前記電流が流れるのを防ぐようにしたシステムを構成することにより、第１のデバイスの第１の端子から基板に電流が流れるのを制御する。 （もっと読む）

【課題】高精度に設定された受端抵抗を備えた半導体集積回路装置を提供する。
【解決手段】第１回路の第１端子は、所望の抵抗値を有する抵抗素子が接続され、電圧比較部は、第１端子の電圧と第１中間電圧との比較出力信号を形成し、制御論理部は、スイッチ部を制御して第２中間電圧を第２抵抗回路のＭＯＳＦＥＴのゲートに供給し、第１抵抗回路の複数のＭＯＳＦＥＴのオン／オフ制御により合成抵抗値を一方から他方に向けて変化させ、電圧比較出力が反転した時点のオン／オフ制御検知して記憶する。スイッチ部を制御して電圧比較出力を第２抵抗回路のＭＯＳＦＥＴのゲートに供給する。第２回路の第３抵抗回路は、第１抵抗回路と同様な複数のＭＯＳＦＥＴがオン／オフ制御され、第４抵抗回路のＭＯＳＦＥＴのゲートは、第２抵抗回路のＭＯＳＦＥＴのゲートと同じ電圧比較出力が供給される。 （もっと読む）

【課題】電源ノイズのピークを抑えつつ制御時間を短縮する。
【解決手段】第１電圧線（例えば実ＶＳＳ線２Ｓ）と、第２電圧線（例えば２０ｓまたは２０Ｔ）と、複数の回路セル（論理回路部５を有する回路セル）と、第１および第２電圧線間に並列接続され、導通時抵抗が異なるスイッチトランジスタ（ＳＷＴ（ＨＲ）,ＳＷＴ（ＭＲ）,ＳＷＴ（ＬＲ））を含む複数のスイッチトランジスタと、「各スイッチトランジスタは、当該スイッチトランジスタより導通時抵抗が高いスイッチトランジスタが全て導通した後に導通させる」という規則を守りながら、複数のスイッチトランジスタを複数回に分けて、非導通状態から導通状態へと導通制御するスイッチ導通制御部（スイッチ制御部３１）と、を有する。 （もっと読む）

【課題】接地線の断線による出力用ＭＯＳトランジスタの損傷を防止する。
【解決手段】スイッチ用のＮＭＯＳトランジスタＮＭ２は、負荷１２に出力電流を供給する出力用のＮＭＯＳトランジスタＮＭ１のゲートおよびソース間にそれぞれドレインおよびソースを接続すると共に、接地端子ＧＮＤに接続される内部接地配線ＧＷにゲートを接続する。抵抗素子Ｒ１は、ＮＭＯＳトランジスタＮＭ２のゲート・ソース間を接続する。電源端子Ｖｃｃと内部接地配線ＧＷとの間に存在する寄生容量によって電源投入時に抵抗素子Ｒ１の両端に所定値以上の電圧が発生した場合にはＮＭＯＳトランジスタＮＭ２がオンとなる。したがって、ＮＭＯＳトランジスタＮＭ１は、オフとなる。 （もっと読む）

【課題】ポリシリコン薄膜トランジスターを用いたＡ／Ｄ変換回路において、十分なＡ／Ｄ変換ダイナミックレンジをとることを可能にする。ポリシリコン薄膜トランジスターにふさわしいＡ／Ｄ変換回路を提供する。
【解決手段】アクティブマトリクス基板１０１上に薄膜ポリシリコンを能動層に用いた電界効果型トランジスターを備えたＡ／Ｄ変換回路１００ａ，１００ｂ，１００ｃであって、測定量を電流量に変換するセンサー１と、前記電流量に応じた電圧に変換する電流電圧変換回路（トランジスター２，４，５）と、前記変換された電圧を検出し、所定の信号を出力する電圧検出回路（コンパレーター回路３１〜３８）とを備え、電流電圧変換回路が電流電圧変換レンジを切り替えるレンジ切り替え回路（トランジスター４，５）を備える。 （もっと読む）

【課題】動作保証温度が高く設定されている場合でも、動作試験を精度よく行う。
【解決手段】マイクロコンピュータ（１）は、半導体基板（２）と、入出力回路（４，４Ａ〜Ｅ）と、複数の発熱回路（５Ａ〜５Ｄ）と、発熱回路を制御する制御信号（Ｓ１）を入力するパッド（３Ａ〜３Ｃ）と、温度センサ（７）と、温度センサによる検出信号（Ｓ３）を外部に出力するパッド（３Ｄ，３Ｅ）と、デコーダ（６）等とを備える。入出力回路は、半導体基板に所定間隔を隔てて配置されたパッドに接続されており、入出力バッファ等を備える。発熱回路は、入出力回路の近傍に配置されている。温度センサは、ｐｎ接合シリコンダイオードである。デコーダは、温度センサによる検出信号に基づいて、評価用治具に備えられた制御回路が生成した制御信号をデコードして、デコード結果に応じて動作させるべき発熱回路をブロック単位で選択する。 （もっと読む）

【課題】半導体装置の温度を正確に制御する。
【解決手段】半導体基板１７上に、温度検出部１１、制御部１２、温度設定部１３、出力部１４、発熱部１５、半導体回路１６を備える。温度検出部１１は、半導体基板１７の温度に対応する温度検出信号を制御部１２に出力する。温度設定部１３は、半導体基板１７の温度設定のための基準電圧となる温度設定信号を生成して制御部１２に出力する。制御部１２は、温度検出信号と温度設定信号との差信号を求め、この差信号が小さくなるように発熱部１５を制御する。発熱部１５は、制御部１２の出力に基づいて半導体基板１７を加熱する。半導体回路１６は、設定された温度に加熱されて一定温度に保たれる。 （もっと読む）

【課題】上部に露出している信号からのメモリデータ流出を防ぐことができる半導体集積回路装置を提供する。
【解決手段】本発明の半導体集積回路は、複数のパッケージ１０２、１０４、１０６、１０８が積層される半導体集積回路装置であって、セキュリティチップ１０７と、積層されたパッケージ１０２、１０４、１０６、１０８の上に取り付けられたセキュリティカバー１１０と、セキュリティ信号伝播用のデータ保護配線１１０とを備えている。セキュリティチップ１０７では、データ保護配線１１０に信号を送信し、データ保護配線１１０を経由して戻ってきた信号をもとの信号と比較する。そして、その比較結果に基づいて、複数のパッケージ１０２、１０４、１０６、１０８内の素子を停止させる。 （もっと読む）

【課題】半導体チップ全体でのパターン占有率を一定にすることにより、プロセス制御性を向上させる。
【解決手段】 導体チップ１０内の論理演算に寄与する第１領域１１に固定サイズの第１ダミーパターンを形成する。第１ダミーパターンは、水平方向及び垂直方向に隣接する信号配線から０．５μｍ以上離間して形成する。半導体チップ１０全体でのパターン占有率が製品毎及び同一製品内の配線層毎で一定値になるように、半導体チップ１０内の論理演算に寄与しない第２領域１２に第２ダミーパターンを形成する。 （もっと読む）

【課題】高精細化に伴って画素数が増えると、垂直信号線に接続される画素数が増え、信号処理回路のキャパシタへの負荷が増大するため、キャパシタとしてより大きい容量のものが必要になる。
【解決手段】画素アレイ部１２の垂直画素列ごとに配されるＳ／Ｈ、ＣＤＳ回路１５１のキャパシタＣ１１，Ｃ１２を、従来の平面型キャパシタに代えて、スタック／トレンチキャパシタを用いて形成することで、キャパシタＣ１１，Ｃ１２の平面的な占有面積を変えることなく、キャパシタＣ１１，Ｃ１２の容量値を増大可能とする。 （もっと読む）