説明

Fターム[5F064DD24]の内容

ICの設計・製造(配線設計等) (42,086) | ICの構造(配線を除く) (6,653) | 素子、セル、ブロック等の配置、レイアウト (5,076) | 素子間、セル間、ブロック間距離 (382)

Fターム[5F064DD24]に分類される特許

381 - 382 / 382


【課題】 配線ネットに適した設計ルールに基づいて半導体集積回路の配置配線を行うことができる半導体集積回路の自動配置配線方法および半導体集積回路の自動配置配線プログラムを得ること。
【解決手段】 タイミング制約情報101で指定されたタイミングを満たすようにセル駆動能力の変更、ドライバセルの挿入など回路の最適化を行う回路最適化処理ステップS140の前に、パス間距離の長いパスを含むネットに対して太幅・広幅間隔設計ルールを適用するネットの指定を行う太幅・広幅間隔配線指定ステップS120を行う。 (もっと読む)


【課題】タイミング制約ある素子を最適に配置し、配線長を短くでき、かつ後工程の配線工程でCADツールの負担を軽くし、迂回配線の可能性の低減をし、配線によるクロストークノイズの影響を低減し、配線の信頼性悪化を防ぐ。
【解決手段】タイミング制約のある同期式半導体集積回路の自動レイアウト設計方法において、タイミング制約が付与された経路の素子から分岐配線を抽出し(S1)この分岐配線の分岐点に分岐バッファを挿入し(S3)前記経路で与えられたタイミング制約値より始点素子から終点素子までの配線の遅延値のみを求めてから前記各素子の配線長とその総和を求め(S4)前記総配線長の範囲内に前記始点素子と前記終点素子を優先配置し、前記経路で与えられ前記始点素子から前記終点素子の間にある中間素子の配置を、前記各素子の出力抵抗とその配線抵抗との大きさの比較により判定して最適配置する(S8,S9 )ことを特徴とする。 (もっと読む)


381 - 382 / 382