説明

Fターム[5F101BC07]の内容

不揮発性半導体メモリ (42,765) | 電荷注入 (1,823) | 注入領域形成 (10)

Fターム[5F101BC07]の下位に属するFターム

PNダイオード (4)
多結晶ダイオード
インジェクタ

Fターム[5F101BC07]に分類される特許

1 - 6 / 6


【課題】メモリウィンドウが広い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置1において、半導体基板11上にトンネル絶縁膜12及びブロック絶縁膜13を設け、その上に制御ゲート電極18を設ける。そして、トンネル絶縁膜12とブロック絶縁膜13との間に、電荷蓄積粒15を分散させる。電荷蓄積粒15は、シリコン窒化物からなる窒化部16と、窒化部16に接し、シリコンからなるシリコン部17とにより構成する。電荷蓄積粒15は、シリコン窒化膜の表面上にシリコンを堆積させることにより、複数のシリコン粒子を形成した後、シリコン窒化膜をシリコン粒子毎に分断することによって形成されたものである。 (もっと読む)


【課題】MONOS型のメモリセルに対するデータの消去速度を改善させる不揮発性半導体記憶装置を提供する。
【解決手段】半導体基板18と、半導体基板18中に埋め込み領域として形成された第1導電型のジャンクションリーク発生層21と、半導体基板18中に形成され、ジャンクションリーク発生層21を挟む第1導電型とは逆の第2導電型のウェル領域20,22と、半導体基板18の表面に近いウェル領域22上に一定の間隔をおいて形成された第1導電型の2つの不純物拡散層23と、2つの不純物拡散層23の間のウェル領域22上に形成されたトンネル絶縁膜24と、トンネル絶縁膜24上に形成されたチャージトラップ型の電荷蓄積層25と、電荷蓄積層25上に形成されたブロック絶縁膜26と、ブロック絶縁膜26上に形成されるコントロールゲート電極28により構成されている。 (もっと読む)


【課題】セルサイズのさらなる縮小を図ることができる、半導体装置を提供すること。
【解決手段】半導体層2に、トレンチ5が形成されている。半導体層2の表層部には、第1拡散領域3およびドレイン領域が形成されている。第1拡散領域3は、トレンチ5に対して所定方向の一方側に形成され、トレンチ5に隣接している。第2拡散領域6は、所定方向においてトレンチ5に対して第1拡散領域3と反対側に形成され、トレンチ5に隣接している。トレンチ5の底面および側面上には、第1絶縁膜8が形成されている。第1絶縁膜8上には、フローティングゲート11が設けられている。フローティングゲート11は、第1絶縁膜8を挟んで、トレンチ5の底面および側面と対向している。フローティングゲート11上には、第2絶縁膜12が形成されている。第2絶縁膜12上には、コントロールゲート13が設けられている。 (もっと読む)


【課題】電荷保持膜の損傷が抑制され、良好な電荷捕獲能力を有し、高い信頼性を有する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板内1を列方向に延伸する第1の拡散層ビット線2aと、第1の埋め込み絶縁膜3aと、第1の電荷保持膜4aと、半導体基板1の上方を行方向に延伸するワード線5とを有するメモリセル領域と、メモリセル領域と列方向に隣接し、注入拡散層7を有するコンタクト領域とを備えている。メモリセル領域とコンタクト領域の境界領域では、ワード線5と平行に延伸するダミーワード線12と、第2の電荷保持膜4bと、第2の拡散層ビット線2bと、ダミーワード線12及び第2の電荷保持膜4bの側面に接する第2の埋め込み絶縁膜3bとが備えられている。 (もっと読む)


【課題】寄生容量を低減化,カップリング容量比を向上し、書き込み/消去電圧を低圧化できる。
【解決手段】pウェル領域2と、n+領域5と6間のウェル領域に跨ってゲート絶縁膜12を介して形成された選択ゲート電極(SG)と、n+領域6と接するドレイン電極Dとからなる選択トランジスタと、n+領域1と、n+領域5と電気的に接続し、n+領域1と離間するn+領域4と、n+領域1の上のトンネル絶縁膜8と、n+領域1からn+領域4の上面に跨って形成されたゲート絶縁膜12と、ゲート絶縁膜よりも厚い選択絶縁膜10と、トンネル絶縁膜,ゲート絶縁膜,および選択絶縁膜上のフローティングゲート電極(FG)と、選択絶縁膜上に形成され、FGと側方で対向して形成されたコントロールゲート電極(CG)とからなるメモリトランジスタと、選択絶縁膜を挟んでFGと対向するフローティングのn+領域1が形成される不揮発性半導体記憶装置および製造方法。 (もっと読む)


【課題】 MONOS型トランジスタを集積した電気的に書き換え可能なフラッシュメモリにおいて、リファレンスセルの経時的なしきい値の変動を抑制し、安定した基準電流を得る。
【解決手段】 半導体基板1を接地電位とし、リファレンスセルのゲート4とソース3とドレイン2に正電圧Vpをそれぞれ印加して、チャネル9の直下の空乏層にかかる電界で加速されたホットエレクトロンをチャネル9上の窒化シリコン膜6へ注入する書き込み動作を行う。これにより、チャネル9上の窒化シリコン膜6中の領域全体に一様に固定負電荷8を分布させる。 (もっと読む)


1 - 6 / 6