【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。
【解決手段】酸化物半導体膜を含むトランジスタにおいて、酸化物半導体膜に接し、且つソース電極及びドレイン電極を覆う帯電を防止するための金属酸化膜を形成し、該金属酸化膜を通過して酸素を導入（添加）し、加熱処理を行う。この酸素導入及び加熱工程によって、水素、水分、水酸基又は水素化物などの不純物を酸化物半導体膜より意図的に排除し、酸化物半導体膜を高純度化する。また、金属酸化膜を設けることで、トランジスタにおいて酸化物半導体膜のバックチャネル側に寄生チャネルが発生するのを防止する。 （もっと読む）

【課題】信頼性の高い半導体装置を提供することを課題の一とする。また、信頼性の高い半導体装置の作製方法を提供することを課題の一とする。また、消費電力が低い半導体装置を提供することを課題の一とする。また、消費電力が低い半導体装置の作製方法を提供することを課題の一とする。また、量産性の高い半導体装置を提供することを課題の一とする。また、量産性の高い半導体装置の作製方法を提供することを課題の一とする。
【解決手段】酸化物半導体層に残留する不純物を除去し、酸化物半導体層を極めて高い純度にまで精製して使用すれば良い。具体的には、酸化物半導体層にハロゲン元素を添加した後に加熱処理を施し、不純物を除去して使用すれば良い。ハロゲン元素としては、フッ素が好ましい。 （もっと読む）

【課題】均一・良好な電気特性を得ると共に、簡素な構成で工程の削減が可能な薄膜トランジスタおよびその製造方法、並びに表示装置を提供する。
【解決手段】酸化物半導体膜４０を、非晶質膜４１および結晶化膜４２の積層構造とし、非晶質膜４１により、均一性の高い電気特性を得る。ソース電極５０Ｓおよびドレイン電極５０Ｄを結晶化膜４２に接して設けることにより、製造工程においてソース電極５０Ｓおよびドレイン電極５０Ｄをエッチングする際に酸化物半導体膜４０がエッチングされてしまうことを抑える。チャネルエッチ型を適用した場合にソース電極５０Ｓおよびドレイン電極５０Ｄと酸化物半導体膜４０とのウェットエッチング選択比を高めることが可能となり、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。 （もっと読む）

【課題】低温での固相エピタキシャル成長法を用いて、単結晶半導体層の膜厚の厚いＳＯＩ基板を提供することを課題の一とする。その際に、予めシード層となる単結晶半導体層の結晶欠陥を修復しなくとも、良好にエピタキシャル成長が進む方法を提供することを課題の一とする。また、シード層の結晶欠陥を修復する工程を別に設けなくとも、固相エピタキシャル成長によりシード層である単結晶半導体層の結晶性が回復したＳＯＩ基板を提供することを課題の一とする。
【解決手段】絶縁層を介して基板に設けられた第１単結晶半導体層上に、非晶質半導体層を形成する。非晶質半導体層は、成膜温度１００℃以上２７５℃以下、シラン系ガスを希釈しないで用いるＣＶＤ法により形成する。熱処理を行って、非晶質半導体層を固相エピタキシャル成長させて、単結晶半導体層の膜厚の厚いＳＯＩ基板を作製する。 （もっと読む）

【課題】素子基板の剛性を確保することと、ゲート絶縁膜に効率良く水素を供給することを、両立させることができる技術を提供する。
【解決手段】本発明の半導体素子の製造方法は、素子基板２の第１面側にトランジスタ３とこれに電気的につながる配線層１２，１６を形成する工程と、素子基板２の第１面と反対側の第２面に複数の孔２１を形成する工程と、それらの孔２１を通して素子基板２の第２面からトランジスタ３のゲート絶縁膜５に水素を供給する工程とを有する。 （もっと読む）

【課題】信頼性の高い半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上の第１の酸化シリコン膜と、第１の酸化シリコン膜上の第２の酸化シリコン膜と、第２の酸化シリコン膜上のチャネル形成領域、シリサイドを有するソース領域及びドレイン領域を有する島状の単結晶シリコン薄膜と、チャネル形成領域上の熱酸化膜でなるゲート絶縁膜と、ゲート絶縁膜上の、上面にシリサイドが形成されたポリシリコンでなるゲート電極と、ゲート電極の側面に形成されたサイドウォールとを有し、第１の酸化シリコン膜は第２の酸化シリコン膜より薄く、ゲート電極、サイドウォール及び島状の単結晶シリコン薄膜を覆い、ソース領域及びドレイン領域と接する窒化シリコンからなる層間絶縁膜を有する半導体装置を提供する。 （もっと読む）

【課題】低温ポリシリコンに対する成膜において、Ｈ_２パッシベーション効果の優れた保護膜を形成すると共に、電気的特性が安定したＴＦＴを形成する。
【解決手段】低温ポリシリコンの半導体表面に窒化シリコン（ＳｉＮ_ｘ）膜の保護膜を形成する成膜方法において、半導体表面にＨ_２パッシベーション用ガスとＳｉを含む材料性ガスとを導入し、低周波プラズマ処理により、Ｈ_２パッシベーションと窒化シリコン（ＳｉＮ_ｘ）膜の成膜とを行う。 （もっと読む）

【課題】キンク効果などの発生を抑えて、安定した飽和特性を有する薄膜トランジスタを備えた半導体装置、および電気光学装置を提供すること。
【解決手段】半導体装置１において、薄膜トランジスタ１０ｎは、下地絶縁層１６の上層にバックゲート電極２ｎ、第１ゲート絶縁層３、半導体層４ｎ、第２ゲート絶縁層５、およびフロントゲート電極６ｎを備えている。半導体層４ｎにおいて、第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎは、チャネル領域４０ｎに隣接する低濃度領域４１２ｎ、４２２ｎと、この低濃度領域４１２ｎ、４２２ｎに対してチャネル領域４０ｎとは反対側に位置する高濃度領域４１１ｎ、４２１ｎとを備えている。バックゲート電極２ｎは、フロントゲート電極６ｎと同一の電位に保持され、チャネル領域４０ｎと対向する位置からに低濃度領域４１２ｎ、４２２ｎと対向する位置まで延在している。 （もっと読む）

【課題】キンク効果に起因して薄膜トランジスタの飽和動作領域にソース・ドレイン電流の変動がある場合でも、安定した出力を得ることができる半導体装置、半導体装置の製造方法、および電気光学装置を提供することにある。
【解決手段】薄型トランジスタ１０は、多結晶シリコン膜１ａを能動層としており、高濃度Ｎ型領域１ｃ、低濃度Ｎ型領域１ｄ、第１のチャネル領域１ｅおよび高濃度Ｎ型領域１ｇを備えた第１の薄膜トランジスタ部１０ａと、高濃度Ｎ型領域１ｇ、第２のチャネル領域１ｉ、低濃度Ｎ型領域１ｊおよび高濃度Ｎ型領域１ｋを備えた第２の薄膜トランジスタ部１０ｂとが直列接続されたマルチゲート構造を有している。ドレイン側の第１の薄膜トランジスタ部１０ａのチャネル長は０．５μｍ以上かつ１．５μｍ未満である。 （もっと読む）

【課題】キンク効果に起因して薄膜トランジスタの飽和動作領域にソース・ドレイン電流の変動がある場合でも、安定した出力を得ることができる半導体装置および電気光学装置を提供することにある。
【解決手段】薄型トランジスタ１０は、多結晶シリコン膜１ａを能動層としており、高濃度Ｎ型領域１ｃ、低濃度Ｎ型領域１ｄ、第１のチャネル領域１ｅ、低濃度Ｎ型領域１ｆおよび高濃度Ｎ型領域１ｇを備えた第１の薄膜トランジスタ部１０ａと、高濃度Ｎ型領域１ｇ、低濃度Ｎ型領域１ｈ、第２のチャネル領域１ｉ、低濃度Ｎ型領域１ｊおよび高濃度Ｎ型領域１ｋを備えた第２の薄膜トランジスタ部１０ｂとが直列接続されたマルチゲート構造を有している。ドレイン側の第１の薄膜トランジスタ部１０ａのしきい値電圧は、ソース側の第２の薄膜トランジスタ部１０ｂのしきい値電圧よりも低い。 （もっと読む）

【課題】多結晶シリコン膜に水素イオンを導入する際のスループットを向上できるとともに多結晶シリコン膜への余計な不純物イオンの導入を防止でき、さらには、耐水性を向上することのできる半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置半導体装置を提供すること。
【解決手段】電気光学装置の素子基板１０を製造するにあたって、薄膜トランジスタ８０、９０を形成した後、シリコン酸化膜からなる第１層間絶縁膜４、およびシリコン窒化膜からなる第２層間絶縁膜７を形成し、この状態で、イオンシャワードーピング法により、水素イオンおよびリンイオンを導入する。水素イオンは、質量が小さいので奥まで導入される一方、リンは、質量が大きいので、第２層間絶縁膜７中にドープされた状態となる。 （もっと読む）

【課題】コンタクトホールを介しての電気的な接続部分の信頼性が高く、かつ、かかる接続部分の占有面積を縮小することのできる半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板１０を製造するにあたって、薄膜トランジスタを形成した後、層間絶縁膜形成工程において、下層側絶縁膜４０として、シリコン窒化膜層４１を形成した後、このシリコン窒化膜層４１の上層にシリコン酸化膜層４２を形成し、さらに、上層側絶縁膜４３としてシリコン窒化膜層を形成して、層間絶縁膜４を形成する。次に、レジストマスク５を形成した状態で、等方性プラズマエッチングを行い、上層側絶縁膜４３にコンタクトホール４ｈの上穴部分４３ｈを大径に形成する。続いて、異方性プラズマエッチングを行い、コンタクトホール４ｈの下穴部分４２ｈを小径に形成する。 （もっと読む）

【課題】品質を損なうことなく半導体デバイスを基板に搭載でき、且つ、製造効率の良好な表示装置の製造方法を提供する。
【解決手段】表示装置１０の製造方法は、半導体デバイス２１を位置決め治具４０の所定位置に剥離性粘着材３２によって仮固定するステップと、半導体デバイス２１を仮固定した位置決め治具４０と半導体デバイス搭載用基板５０とを、半導体デバイス２１が半導体デバイス搭載用基板５０の所定位置に対向するように位置合わせするステップと、位置合わせした位置決め治具４０及び半導体デバイス搭載用基板５０のいずれか一方を他方によって押圧することにより、半導体デバイス２１を半導体デバイス搭載用基板５０の所定位置に接着するステップと、半導体デバイス搭載用基板５０の所定位置に接着した半導体デバイス２１を、位置決め治具４０から取り外すステップと、を備える。 （もっと読む）

【課題】 消費電力が格段に小さく、かつ、寸法が格段に小さい能動素子およびその製造方法およびその製造装置を提供すること。
【解決手段】 基板１０１上にメタル工程により、第１電極１０２および第２電極１０３を形成する。上記第１電極１０２は、第２電極１０３に略平行かつ第２電極１０３に対向するように配置する。第１電極１０２と第２電極１０３との間を、現存する加工技術の最小加工寸法で形成する。第１,第２電極１０２,１０３に所定の電位を印加した状態で、金属イオン等を矢印ａに示す方向に注入する。このようにして、基板１０１上にナノワイヤー構造１０４を作製する。 （もっと読む）

【課題】 半導体素子の回路が形成されているSi層上に絶縁膜を形成し、該絶縁膜上に多結晶もしくは非晶質Si層を積層し、これをレーザー照射及び走査により（再）結晶化して、ここに別の半導体素子の回路を形成し、これらの回路を接続する３次元半導体デバイスの製造方法に関する。レーザー（再）結晶化Ｓｉ層の結晶性を改良することにより、現在のICに適した性能を与える。
【解決手段】絶縁膜17,26をCMPにより平坦化する；多結晶又は非晶質Ｓｉ層22,32を積層し、エネルギーが照射面積当たり10J/cm²以上の固体連続波レーザーにより照射・走査行う；Ｓｉ層22,32に10¹⁴/cm²以上のドーズ量で水素イオンを添加する；その後Si層22,32が溶融しない条件加熱処理する。 （もっと読む）

【課題】閾値電圧の絶対値を低く抑えながら、オフリーク電流を低下させることができる半導体装置の製造方法を提供する。
【解決手段】Ｎチャネル型ＴＦＴ形成予定領域内のｐｏｌｙ−Ｓｉ層４にリンを注入することにより、ｎ^＋領域８を形成した後、Ｐチャネル型ＴＦＴ形成予定領域にのみ開口部が存在するレジストマスク９を用いて、ボロンのイオン注入を行うことにより、Ｐチャネル型ＴＦＴのソース・ドレイン領域となるｐ^＋領域１０を形成する。次に、レジストマスク９を残存させたまま、水素注入を行うことにより、Ｐチャネル型ＴＦＴ形成予定領域内において、チャネル領域（ｐｏｌｙ−Ｓｉ層４）及びソース・ドレイン領域（ｐ^＋領域１０）の水素化処理を行う。このような方法によれば、Ｎチャネル型ＴＦＴに対する水素化処理が行われないため、Ｎチャネル型ＴＦＴにおける不要な閾値電圧の遷移が防止され、オフリーク電流の上昇を回避することができる。 （もっと読む）

【課題】 薄膜トランジスタの製造方法に関し、ＬＤＤ領域の抵抗を許容レベルにまで下げるとともにＴＦＴしきい値電圧のシフトを防ぐことを目的とする。
【解決手段】 絶縁性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極より幅の狭い上層ゲート電極から成る２層ゲート電極を形成する工程と、該２層ゲート電極をマスクにして３属あるいは５属元素から成る不純物をイオン注入する工程と、熱処理する工程と、該２層ゲート電極をマスクにして水素をイオン注入する工程を含むように構成する。 （もっと読む）