電界効果電子デバイス（１００，６００）（例えばＶＤＭＯＳ等のＦＥＴ）は、誘電体層（１０４，６０８）に隣接して配置されたフィールドプレート（１０５，６０７）を有しており、当該フィールドプレートは、半導体層（１０３，６０２）に隣接して配置されている。この場合、デバイスのドリフト領域は半導体層中にある。ドーピングレベルはドリフト領域に亘って略非線形的に変化し、デバイスは略一定の低減された表面電界を示す。電界効果デバイスの製造方法は、デバイスの半導体層のドリフト領域に非線形で不均一なドーピング密度を与えることを含んでいる。この場合、半導体層及び誘電体層の両方が一定でない厚さを有している。誘電体層は、ｌｏｗ−ｋ誘電材料によって形成され得る。
（もっと読む）

下地ＳｉＧｅ層１上に歪みＳｉ層２をエピタキシャル成長させ、ゲート絶縁膜３ａとゲート電極４ａを形成した後、ゲート電極４ａをマスクにして、下地ＳｉＧｅ層１及び歪みＳｉ層２に不純物をイオン注入し（図２（ａ））、活性化のための熱処理を行ってソース・ドレイン領域６を形成する（図２（ｂ）、（ｃ））。このとき、歪みＳｉ層２の膜厚は、最終的なＭＩＳＦＥＴのソース・ドレイン領域６の不純物濃度が最大となる深さをＴ_ｐ（＝Ｒ_ｐ）としたとき、２Ｔ_ｐ以下にする。 （もっと読む）

半導体デバイスの生産方法であって、（ａ）半導体基板を準備し、（ｂ）適当な注入によって、第１の深さを有する第１のアモルファス層を前記半導体基板の最上層に作成し、（ｃ）第１のドーピングプロファイルを伴う前記第１のアモルファス層を設けるために前記半導体基板の中に第１のドーパントを注入し、（ｄ）前記第１のアモルファス層を部分的に再成長させ、前記第１の深さより小さい第２の深さを有する第２のアモルファス層を形成し、前記第１のドーパントを活性化する第１の固相エピタキシャル再成長作用を適用し、（ｅ）前記第１のドーピングプロファイルより高いドーピング濃度を伴う第２のドーピングプロファイルを伴う前記第２のアモルファス層を設けるために前記半導体基板の中に第２のドーパントを注入し、（ｆ）前記第２のアモルファス層を再成長させ、前記第２のドーパントを活性化するために、第２の固相エピタキシャル再成長作用を適用することを含む半導体デバイスの生産方法。
（もっと読む）

一実施形態においては、基板上にシリコン膜又はシリコンゲルマニウム膜を堆積させる方法であって、プロセスチャンバ内に基板を配置するステップと、基板表面を約６００℃〜９００℃の範囲の温度に、プロセスチャンバ内の圧力を約１３Ｐａ（０.１トール）〜約２７ｋＰａ（２００トール）の範囲に維持しつつ、加熱するステップと、を含む前記が提供される。堆積ガスは、プロセスチャンバに供給され、ＳｉＨ_４、任意のゲルマニウム源ガス、エッチング剤、キャリヤガス、任意に少なくとも１つのドーパントガスを含んでいる。シリコン膜又はシリコンゲルマニウム膜は、基板上に選択的且つエピタキシャル的に成長する。一実施形態は、シリコン含有膜とキャリヤガスとして不活性ガスを堆積させる方法を含んでいる。方法は、また、選択的シリコンゲルマニウムエピタキシャル膜を用いる電子デバイスの製造を含んでいる。 （もっと読む）

この発明は、基板と半導体本体（１）とを有する半導体装置（１０）に関し、半導体本体（１）がソース（２）及びドレイン（３）を有する第一のＦＥＴ（３）を備え、ソース（２）及びドレイン（３）は、金属シリサイドを含む接続領域（２Ｂ，３Ｂ）が設けられ、そして、ゲート（６）下部のチャネル領域（４）と境界を成し且つソース（２）及びドレイン（３）より厚みが薄く且つドーピング濃度が低いソース及びドレイン領域拡張部（２Ａ，３Ａ）に接続されている。ソース（２）及びドレイン（３）とソース及びドレイン領域拡張部（２Ａ，３Ａ）とは、第一の導電型で且つ厚み及びドーピング濃度がソース（２）及びドレイン（３）とソース及びドレイン領域拡張部（２Ａ，３Ａ）との間の中間領域（２Ｃ，３Ｃ）により互いに接続されている。このようにして、接続領域（２Ｂ，３Ｂ）と基板と間にリーク電流並びに短絡が起きるのが抑制され、一方で、ソース及びドレイン領域拡張部（２Ａ，３Ａ）を用いることの効果が維持される。好ましくは、中間領域（２Ｃ，３Ｃ）がゲート（６）直近のスペーサ（７）下部に位置し、好ましくは、これらは、なるべく傾けられたイオン注入により形成される。
（もっと読む）

縦方向、横方向に交互に配置されたソース領域（２２）、ソースボディ領域（２６）、ドリフト領域（２０）、ドレインボディ領域（２８）、およびドレイン領域（２４）をそれぞれ有するセル（１８）を、減表面電界を達成するための構造とともに有する、電界効果トランジスタである。実施形態における構造は、ソースまたはドレイン領域（２２、２４）近傍にゲート領域（３１）を定義する縦方向に離間された絶縁ゲートトレンチ（３５）と、ドリフト領域（２０）近傍に縦方向に延在する電位プレート領域（３３）と、を含むことができる。代替的に、別個の電位プレート領域（３３）または縦方向に延在する半絶縁フィールドプレート（５０）をドリフト領域（２０）近傍に設けてもよい。このトランジスタは、双方向切り替えに適している。
（もっと読む）

【課題】 サブミクロンＣＭＯＳトランジスタを、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗などと一緒に、それぞれの特性を劣化させることなく、同一基板上に混載すること。
【解決手段】 半導体基板１の一主面側にパンチスルーストッパー層を形成する際に、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗を形成する領域をマスクしてたとえばイオン注入をおこなう。それによって、サブミクロンＣＭＯＳトランジスタの形成領域にパンチスルーストッパー領域４を形成するとともに、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗の形成領域にパンチスルーストッパー領域が形成されるのを防ぐ。 （もっと読む）