【課題】耐圧性が高く反りが小さい半導体電子デバイスを生産性高く提供すること。
【解決手段】陽極化成してＳｉ基板の一部を多孔質化したＳｉ層を含む基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが、交互に積層した２層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備えた半導体電子デバイス。 （もっと読む）

【課題】 活性半導体領域の下全面に存在し、応力を発生する誘電体エレメントを有する半導体を作成すること。
【解決手段】 ＰＦＥＴのソース、ドレイン、及びチャネル領域が配置される活性半導体領域の底面の下全面に存在する独立した応力を発生する誘電体エレメントを含む構造体によって、圧縮応力がＰＦＥＴのチャネル領域に加えられる。具体的には、応力を発生する誘電体エレメントは、活性半導体領域の底面の全面に接触し、それゆえ底面の面積と同一の広がりを持つ面積を有するコラプスド酸化物の領域を含む。応力を発生する誘電体エレメントの端部にある鳥嘴状酸化物領域が、応力を発生する誘電体エレメントの端部に上向きの力を加えて、ＰＦＥＴのチャネル領域に圧縮応力を与える。 （もっと読む）

【課題】 誘電体ストレッサ要素をもつ半導体デバイス及びその製造方法を提供すること。
【解決手段】 活性半導体領域と、全てが該活性半導体領域内に配置されたチャネル領域、ソース領域、及びドレイン領域を有する電界効果トランジスタ（「ＦＥＴ」）とを含むチップが提供される。このＦＥＴは、チャネル領域の長さ方向の長手方向と、該チャネル領域の幅方向の横断方向とを有する。埋込み誘電体ストレッサ要素は、活性半導体領域の東部部分のような、該活性半導体領域の一部の主面より下方の第１の深さで水平方向に延びる上面を有する。表面誘電体ストレッサ要素は、活性半導体領域の主面において該活性半導体領域に横方向に隣接して配置される。表面誘電体ストレッサ要素は、主面から第１の深さより実質的に深くない第２の深さまで延びる。埋込み誘電体ストレッサ要素及び表面誘電体ストレッサ要素によって加えられた応力が協働して、せん断応力をＦＥＴのチャネル領域に加える。 （もっと読む）

【課題】面内剪断応力を加えるための誘電体ストレッサ要素を有するトランジスタを提供すること。
【解決手段】活性半導体領域と、いずれもこの活性半導体領域内に配置されたチャネル領域、ソース領域およびドレイン領域を有する電界効果トランジスタ（「ＦＥＴ」）とを含むチップが提供される。このＦＥＴは、チャネル領域の長さの方向である縦方向と、チャネル領域の幅の方向である横方向とを有する。水平に延びる上面を有する第１の誘電体ストレッサ要素は、活性半導体領域の北西部分など、活性半導体領域の１つの部分の下に延びる。水平に延びる上面を有する第２の誘電体ストレッサ要素は、活性半導体領域の南東部分など、活性半導体領域の第２の部分の下に延びる。第１および第２の誘電体ストレッサ要素はそれぞれ活性半導体領域と縁を共有し、この縁は上面から遠ざかる方向に延びる。 （もっと読む）

【課題】活性半導体領域の中に配置されたチャネル領域、ソース領域およびドレイン領域を有する電界効果トランジスタの特性向上のため、素子分離領域の配置に影響を与えずに効果的な応力を付加する構造の提供。
【解決手段】トレンチ分離領域１０６により分離された活性半導体領域１０４の一部分の下に、水平に延びる上面を有する埋め込み誘電体ストレッサ要素１０２が配置される。この誘電体ストレッサ要素は、多孔質シリコンの酸化による酸化膜で構成され、多孔質化の度合いにより圧縮または引っ張り応力を発生する。 （もっと読む）

【課題】膜中の欠陥を低減させるとともに、良質で誘電率の高いシリコン酸窒化膜を提供する。
【解決手段】
シアン化合物を、好ましくはアルコール類、ケトン類、ニトリル類及びエーテル類に代表される非水溶媒に溶解させた溶液３中において、半導体基板１に０．５Ｖ以上１０Ｖ以下の電圧を印加して該半導体基板１上に薄膜６を形成することにより、該膜中にシアノ結合を含むシリコン酸窒化膜が形成することができる。 （もっと読む）

【課題】本発明は増加した電子および正孔移動度を有する半導体材料を提供する。
【解決手段】半導体材料は＜１１０＞結晶配向および二軸圧縮歪みを有するＳｉ含有層を備える。本明細書では、用語「二軸圧縮応力」は、半導体材料の製造時にＳｉ含有層に誘起される縦圧縮応力および横応力によって生じる総応力を記載するために用いられる。本発明の他の側面は、本発明の半導体材料を形成する方法に関する。本発明の方法は、シリコン含有＜１１０＞層を準備する工程、およびシリコン含有＜１１０＞層中に二軸圧縮歪みを発生させる工程を含む。 （もっと読む）