【課題】単結晶シリコンロッドの製造方法及び単結晶シリコンロッド構造体を提供する。
【解決手段】基板上に絶縁層を形成する工程と、絶縁層にホールを形成する工程と、ホール内にシリコンを選択成長させる工程と、ホール及び絶縁層上にシリコン層を形成する工程と、シリコン層にホールに対して非放射状方向にロッドパターンを形成する工程と、シリコン層を溶融させてホールに対応する位置に結晶核が生成されるように、ロッドパターンが形成されたシリコン層上にレーザビームを照射してシリコン層を結晶化する工程と、を含む単結晶シリコン製造方法である。これにより、欠点のない単結晶シリコンロッドを形成しうる。 （もっと読む）

【課題】より簡易な完全空乏型ＳＯＩのゲートオールアラウンド型ＭＯＳＦＥＴの製造法を提供する。
【解決手段】本発明の半導体装置の製造方法は、絶縁性基板に規則的に配列された複数の結晶化起点部を形成する結晶化起点形成工程と、結晶化起点部及び絶縁層上に非単結晶半導体層を形成する第１の成膜工程と、非単結晶半導体層を結晶化起点部を複数含む範囲で溶融結晶化させ、各結晶化起点部毎に半導体結晶粒をそれぞれ成長させて当該半導体結晶粒相互の膨張衝突により隆起した突起部分を有する結晶性半導体層を形成する溶融結晶化工程と、結晶性半導体層上に絶縁層を形成するゲート絶縁層形成工程と、結晶性半導体層の突起部分に絶縁層を介してゲート電極層を形成するゲート電極形成工程と、結晶性半導体層の突起部の頂部及び基部にそれぞれ第１及び第２の導電層を形成するソース・ドレイン領域形成工程と、を含む。 （もっと読む）

【課題】簡便な構成により確実なコンタクトを実現し、微細化が可能な相補型薄膜トランジスタ回路を提供する。
【解決手段】基板の絶縁性表面上に設けられた複数の起点部のそれぞれを略中心として形成された複数の単結晶粒を用いて形成された第１導電型の薄膜トランジスタと第２導電型の薄膜トランジスタとを備え、複数の単結晶粒は結晶粒界を介して隣接する少なくとも第１の単結晶粒と第２の単結晶粒とからなり、第１導電型の薄膜トランジスタは第１の単結晶粒に結晶粒界に近接して形成された少なくとも第１導電型のドレイン領域を備え、第２導電型の薄膜トランジスタは第２の単結晶粒に結晶粒界に近接して形成された少なくとも第２導電型のドレイン領域を備え、結晶粒界上に第１導電型のドレイン領域及び第２導電型のドレイン領域から出力を取り出す共通電極を備える。 （もっと読む）

【課題】フィン構造体及びこれを適用したフィントランジスタの製造方法を提供する。
【解決手段】側面を持つメサ構造体を基板に複数形成した後、この上に半導体層を形成するフィン構造体の製造方法を提供する。半導体層上にはキャッピング層が形成され、したがって、半導体層は、キャッピング層により保護され、フィン構造体で製造される部分を持つ。キャッピング層は、平坦化によりその上部が一部除去され、これを通じてメサ構造体の上面に位置する半導体層が除去され、したがって、メサ構造体の側面に相互隔離されたフィン構造体が形成される。これにより、非常に狭い幅のフィン構造体を形成でき、フィン構造体の厚さ及び位置の制御が非常に容易になる。 （もっと読む）

【課題】 従来よりもアスペクト比の小さな凹部を利用して、結晶化した半導体薄膜を製造する方法を提供する。
【解決手段】 （ａ）基板表面に、複数の凹部を形成する。（ｂ）前期凹部内が埋め尽くされるように、前記基板上に、アモルファスまたは多結晶状態のシリコン膜を形成する。（ｃ）前記シリコン膜の一部に、第１のレーザパルスを入射させて、該シリコン膜を加熱し、該第１のレーザパルスの熱的影響が残っている状態で、同一位置に第２のレーザパルスを入射させることにより、入射位置のシリコン膜を一時的に溶融させ、結晶化させる。 （もっと読む）

【課題】複数のデバイス層を積層配置してなる半導体装置におけるデバイス層間の接続構造をチップ面積の増大や製造工程の複雑化を招くことなく実現し、好ましくは前記層間接続の信頼性の向上も実現した半導体装置を提供する。
【解決手段】デバイス層１０１，１０２が積層され、第２のデバイス層１０２は、表面に複数の微細孔Ｇ１を有する起点部層２１１と、起点部層２１１を起点として形成された略単結晶粒を含む半導体膜を用いて形成されたトランジスタＱ１２（デバイス）を有するデバイス形成層２１２とを備えており、トランジスタＱ１２等を構成する結晶化半導体膜２０１，２０２の側端面に絶縁材料からなるサイドウォール２０１ｓ、２０２ｓが設けられており、トランジスタ（デバイス）Ｑ１１とトランジスタＱ１２とを接続するコンタクト部Ｃ５は、結晶化半導体膜２０１，２０２の間の領域に形成されている。 （もっと読む）

【課題】同一基板上に、異なる閾値を有する複数の薄膜トランジスタを形成する場合において、製造コスト及びＴＡＴの増大を防止する。
【解決手段】基板上に第１の絶縁層を形成する絶縁層形成工程と、第１の絶縁層上に複数の微細孔を形成する微細孔形成工程と、第１の絶縁層上に半導体層を形成する半導体層形成工程と、熱処理を行うことで、微細孔を起点とする結晶粒を成長させて結晶粒界を形成する熱処理工程と、半導体層にソース領域、ドレイン領域及びチャネル領域を形成するトラジスタ領域形成工程と、ゲート電極パターン、ソース電極パターン及びドレイン電極パターンを形成することにより薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有し、微細孔形成工程では、所定の薄膜トランジスタのチャネル領域内において、１つ以上の結晶粒界が、電流方向に対して略直交するように形成されるように微細孔を配置する。 （もっと読む）

【課題】デザインルールに制限されることなく、薄膜トランジスタのリーク電流を低減する。
【解決手段】基板上に第１の絶縁層を形成する絶縁層形成工程と、第１の絶縁層上に複数の微細孔を形成する微細孔形成工程と、第１の絶縁層上に半導体層を形成する半導体層形成工程と、熱処理を行うことで、微細孔を起点とする結晶粒を成長させて結晶粒界を形成する熱処理工程と、半導体層にソース領域、ドレイン領域及びチャネル領域を形成するトラジスタ領域形成工程と、ゲート電極パターン、ソース電極パターン及びドレイン電極パターンを形成することにより薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有し、微細孔形成工程では、所定の薄膜トランジスタのチャネル領域内において、２つ以上の結晶粒界が、電流方向に対して略直交するように形成されるように微細孔を配置する。 （もっと読む）

【課題】良質の単結晶基板及びその製造方法を提供する。
【解決手段】基板上に形成され、前記基板の一部が露出されるウィンドウを有する絶縁層と、前記ウィンドウに露出された前記基板の部分に形成される選択的結晶成長層と、前記絶縁層上で前記結晶成長層上に形成され、前記結晶成長層を結晶化シード層として用いて結晶化された単結晶層とを備える単結晶ウェーハである。これにより、ストッパによって結晶層の研磨深さを制御でき、従って良質の単結晶基板を製造できる。 （もっと読む）

【課題】ＩＶ族半導体多結晶の低温成長において、結晶性に優れ、かつ結晶粒径や配向性を制御した高品質のＩＶ族半導体多結晶の成長を可能にする半導体基材の製造方法及び得られた半導体基材を提供する。
【解決手段】５５０℃以下の温度でハロゲン化ゲルマニウムとシラン類を原料とする熱ＣＶＤ法を用いて、非晶質、多結晶あるいは金属などの基材上にＳｉＧｅあるいはＧｅの結晶核を形成し、該結晶核上に気相堆積法でＳｉ多結晶膜を形成する半導体基材の製造方法により、上記課題を解決する。また、本発明の半導体基材は、非晶質、多結晶あるいは金属などの基材と、該基材上にハロゲン化ゲルマニウムとシラン類を原料とする熱ＣＶＤ法で形成されたＳｉＧｅあるいはＧｅの結晶核と、該結晶核上に気相堆積法で形成されたＳｉ多結晶膜とを有する。 （もっと読む）

【課題】例えば液晶装置等の電気光学装置において、表示領域ではポリシリコンからなる半導体層を形成すると共に周辺領域では平坦な単結晶シリコン膜からなる半導体層を形成する。
【解決手段】電気光学装置は、基板上に、表示領域に配列された複数の画素部と、表示領域の周辺に位置する周辺領域に配置されており、複数の画素部を駆動するための、第１単結晶シリコン膜からなるＳＯＩ（Silicon On Insulator）構造をなす第１半導体層及び該第１半導体層上にエピタキシャル成長により形成された第２単結晶シリコン膜からなる第２半導体層を有する半導体素子を含む駆動回路とを備える。 （もっと読む）

【課題】 半導体デバイスの３次元形成において、特性バラツキの小さな高性能薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供する。
【解決手段】 少なくとも一方の表面が単結晶性または略単結晶性を有する基板（１１）上に半導体膜の結晶化の際の起点となる凹部（１２３）を形成する凹部形成工程と、前記凹部が形成された前記基板上に半導体膜（１３０）を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒（１３）を形成する熱処理工程と、前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域（１３３）を形成するパターニング工程と、前記トランジスタ領域上にゲート絶縁膜（１４）及びゲート電極（１５）を形成して薄膜トランジスタを形成する素子形成工程と、を含み、前記素子形成工程では、前記基板が有する単結晶または略単結晶の結晶面[１１１]以外の方向に薄膜トランジスタを形成する。 （もっと読む）

【課題】単結晶シリコン層の製造方法、及びこれを利用した薄膜トランジスタ（ＴＦＴ）の製造方法を提供する。
【解決手段】基板上にシリコン窒化物層を形成する段階と；前記シリコン窒化物層上に絶縁層を形成する段階と；前記絶縁層中にホールを形成する段階と；選択的堆積過程により、前記ホール内の前記シリコン窒化物層の露出部上に第１シリコン層を堆積する段階と；前記絶縁層と前記ホール内に形成される第１シリコン層との上に第２シリコン層を堆積する段階と；前記第２シリコン層を熱処理により結晶化して単結晶シリコン層とする段階と、を含むことを特徴とする単結晶シリコン層の形成方法である。前記方法により、高品質の単結晶シリコン層を得ることが可能となる。 （もっと読む）

【課題】ＩＶ族半導体多結晶の低温成長において、結晶性に優れ、かつ結晶粒径や配向性を制御した高品質のＩＶ族半導体多結晶の成長を可能にする半導体基材の製造方法及び得られた半導体基材を提供する。
【解決手段】ＩＶ族半導体の基材上への多結晶の低温成長において、ハロゲン化ゲルマニウムとシラン類との熱ＣＶＤ法を用いて、５５０℃以下の温度と１５ｔｏｒｒ以上の圧力で予め基材上にＩＶ族元素より成る結晶核を生成した後、これを核として利用し、従来のＩＶ族半導体の低温結晶成長技術により結晶成長を行うことにより、上記課題を解決する。 （もっと読む）

【課題】 基板面内の結晶粒の位置や結晶粒径を容易に制御することができる半導体薄膜の製造方法を提供する。
【解決手段】 半導体薄膜の製造方法において、第１の透明基板２上に第１の下地層３１を形成する工程と、第１の下地層３１の表面に凸部３３及び凹部３４を形成する工程と、第１の下地層３１に対して熱伝導率が異なり、凸部３３及び凹部３４を覆い、表面が平坦な第２の下地層３２を第１の下地層３１の表面上に形成する工程と、第２の下地層３２の表面上に半導体薄膜を形成する工程と、半導体薄膜にエネルギビームを照射し、凸部３３又は凹部３４に対応する第１の下地層３１及びの第２の下地層３２の一部を結晶生成核３５として、半導体薄膜（５１０）を結晶化する工程とを備える。 （もっと読む）

【課題】高性能な半導体装置を容易に製造することができる製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、実質的に非晶質シリコンからなる第１非晶質シリコン層と、第１非晶質シリコン層の結晶化を促進するための触媒を含み、第１非晶質シリコン層に積層された触媒層とを有する積層を形成する工程Ｓ１と、第１非晶質シリコン層を触媒を用いて結晶化させることにより第１結晶化シリコン層を形成する第１結晶化工程Ｓ２と、第１結晶化シリコン層の上に、実質的に非晶質シリコンからなる第２非晶質シリコン層を形成する工程Ｓ４と、第２非晶質シリコン層を結晶化させることにより第２結晶化シリコン層を形成する第２結晶化工程Ｓ５とを含む。 （もっと読む）

【課題】結晶方位が一定でない結晶性半導体膜表面に機械的化学的研磨を行った際、結晶性半導体膜を平坦化し、半導体装置の特性を向上させることを可能とする、半導体装置の製造方法、そしてこの製造方法により得られた集積回路、電気光学装置、及び電子機器を提供する。
【解決手段】面方位が２以上有る結晶性半導体膜２０の表面を化学的機械的研磨により平坦化、及び薄膜化した後、平坦化結晶性半導体膜２１を用いて半導体素子を形成する半導体装置の製造方法である。化学的機械的研磨における研磨液として、水素イオン濃度がＰＨ９．０以下のアルカリ溶液を用いる。 （もっと読む）

【課題】結晶化されたポリシリコンの結晶粒が突出して荒れた表面を平坦化して半導体層の電気的特性を向上させることができるポリシリコン薄膜トランジスタ基板の製造方法及びそれによって製造された薄膜トランジスタ基板を含む液晶表示装置を提供する。
【解決手段】ポリシリコン結晶粒が形成された基板をローディングする段階と、ポリシリコン結晶粒の間の結晶粒界で突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、研磨された基板を洗浄して洗浄された基板を形成する段階と、洗浄された基板をアンローディングする段階とを有する。 （もっと読む）

【課題】 高価で精密な露光装置及びエッチング装置を用いることなく、性能の高い半導体装置を製造することができる半導体装置の製造方法等を提供する。
【解決手段】 絶縁膜上に形成されるスリットＳＴ内に半導体材料を塗布（充填）し、その後に熱処理を加えて非晶質半導体膜２６０を形成する（図３（ｃ）参照）。次に、非晶質半導体膜２６０にレーザ光を照射して熱処理を施すことで（図３（ｄ）参照）、非晶質半導体膜２６０のうちスリットＳＴを含む一定範囲の領域に略単結晶状態の半導体膜２６５ａを形成する（図３（ｅ）参照）。この略単結晶状態の半導体膜２６５ａを半導体装置の能動層（ソース領域、ドレイン領域及びチャネル領域）に用いることで、オフ電流値が小さく移動度の大きな優良な半導体装置を形成する。 （もっと読む）

本発明は半導体本体（２）を有する半導体デバイス（１０）に関し、この半導体デバイスは、電界効果トランジスタを備え、第１ゲート誘電体（６Ａ）をチャネル領域（５）の位置における第１表面上に形成してその上に第１ゲート電極（７）を形成し、半導体本体（２）の第１側面から、また第１ゲート電極（７）を通しておよびの両脇の側面にもぐり込みイオン注入（２０）を行い、このイオン注入により、第１ゲート電極（７）の下方のシリコンの特性を、第１ゲート誘電体（６Ａ）から離れたチャネル領域（５）の部分にあるゲート電極（７）の両脇のシリコンの特性と比較して変化させ、このシリコンの特性変化を利用しつつ、半導体本体（２）の第２表面に選択的エッチングによってキャビティ（３０）を設ける。第２ゲート（６Ｂ、８）をこのように形成したキャビティ内に堆積させる。イオン注入（２０）の前に、ゲート電極（７）の両脇にそこから距離を離してマスク（Ｍ１）を形成し、それによってマスク（Ｍ１）の位置でのイオン注入（２０）の後、マスク（Ｍ１）の位置でもシリコンの特性変化を得る。このようにして、デバイス（１０）には側方絶縁領域を設けることができる。さらに、ゲート電極（７，８）の端部領域を、このようにして絶縁領域によって包囲することができる。
（もっと読む）