【課題】遅延回路の遅延量の最小値よりも短い相間隔を有する多相クロック信号を小さな回路規模で生成する。
【解決手段】縦列接続された遅延回路ＵＤ１〜ＵＤｎからなり、入力クロック信号ＩＧＣＫをｋ周期遅延させるディレイラインと、遅延回路ＵＤ１〜ＵＤｎからそれぞれ出力される出力クロック信号Ｎｏｄｅ１〜Ｎｏｄｅｎに基づいて互いに位相の異なる多相クロック信号ＤＴＣＫ１を生成するルーティング回路１３０とを備える。ｎとｋの最大公約数をＧＣＭ、入力クロック信号ＩＧＣＫの１サイクルをＧＣＫ、多相クロック信号ＤＴＣＫ１の相間隔をＵＩとした場合、相間隔ＵＩの長さは、ＵＩ＝ＧＣＫ×ＧＣＭ／ｎで与えられる。これにより、１個の遅延回路の遅延量の最小値よりも短い相間隔を有する多相クロック信号を小さな回路規模で生成することが可能となる。 （もっと読む）

【課題】基板上で接続されたマイコンとＲＯＭ、ＲＡＭのデータのやりとり及びＲＯＭ、ＲＡＭの内容を解析しづらくする。
【解決手段】
基板上で接続されたマイコンとＲＯＭ、ＲＡＭを接続するデータバスに、スイッチング素子１を配置したビット配列入替回路を設け、アドレスバスの一部と、ＲＡＭまたは電気的に書き換え可能なＲＯＭとして実現されるメモリ３の内容を用いて、組み合わせ回路であるビット配列入替スイッチ駆動回路２により各スイッチング素子１のオンオフを決定することにより、データバスのビット配列の入替を行う。 （もっと読む）

【課題】 どの場所にどれだけスキューを付けられるかを検証して、消費電流が流れるタイミングを時間軸上で分散させることで、ＥＭＩのいずのピークを低減することができる同期回路の設計方法を提供すること。
【解決手段】 本発明に係る同期回路の設計方法は、ネットリストを含む所与の条件を入力して、自動配置配線ツールを用いて同期回路の一次配置配線を実施する第１工程と、配置配線された同期回路のクロックツリーに従って、クロックソースから各末端経路までのクロックの到達時間差であるスキューを解析する第２工程と、解析されたスキューがセットアップ／ホールドタイムに対してマージンを有する複数のモジュールＩ，II，III，IVに分割する第３工程と、分割された複数のモジュールＩ，II，III，IVの少なくとも一つにクロックスキュー設定回路１０を追加挿入する第４工程と、クロックスキュー設定回路１０を追加して、二次配置配線を実施する第５工程と、を有する。 （もっと読む）

本発明は、インバータの入力部をインバータの閾値電位にし、インバータの入力部に容量手段を介してＣＫ信号を入力することで、ＣＫ信号は増幅され、その増幅されたＣＫ信号をシフトレジスタに用いる。つまり、インバータの閾値電位を取得することで、トランジスタの特性ばらつきに殆ど影響しないシフトレジスタを提供することができる。
（もっと読む）