【課題】同一のクロック信号を複数の半導体集積回路に分配する場合において、基板のアートワークの自由度を高めつつパワーオンリセット機能を安価に実現できる情報処理装置と、このような情報処理装置に組み込まれる半導体集積回路とを、提供する。
【解決手段】情報処理装置１０に組み込まれるＡＳＩＣ１４の内部のリセット回路モジュール１４ｂは、定電圧電源ユニット１１からの電気の電圧を監視するとともに、電圧がリセット電圧を超過した後、ＣＰＵ１３及び他ＩＣ１５内のＰＬＬ回路モジュールのロックアップ時間以上の一定時間だけ待機してからＣＰＵ１３及び他ＩＣ１５並びに内部回路モジュール１４ａへメインリセット信号を出力する。 （もっと読む）

【課題】 複数のリコンフィギュラブル回路を備えた処理装置を提供する。
【解決手段】 本発明の処理装置１００は、機能の変更が可能なリコンフィギュラブル回路１２を有する複数のリコンフィギュラブルユニット１０を備える。リコンフィギュラブルユニット１０は、他のリコンフィギュラブルユニットから出力されたデータを記憶するＲＡＭ６４と、ＲＡＭの動作制御を実行する制御部とを有し、ＲＡＭは、制御部による指示に基づいて、他のリコンフィギュラブルユニットから出力されたデータの中から、自身のリコンフィギュラブル回路において必要な有効データの書込を実行する。ＲＡＭは、他のリコンフィギュラブルユニットからの出力を時分割に書き込む。 （もっと読む）

【課題】半導体集積回路に搭載されるラッチ回路のソフトエラーレートを低減でき、救済情報等をラッチした場合にハードエラーと認識されるエラーの救済を可能とする。
【解決手段】不良アドレス等の情報を記憶した複数のフューズ素子１０と、この複数のフューズ素子から並列に転送される複数の情報をラッチする複数の第１のラッチ回路１１と、この複数の第１のラッチ回路から並列またはシリアルに転送される複数の情報をラッチする複数の第２のラッチ回路１２と、これらの各ラッチ回路に入力する情報の転送を制御する転送制御回路１３とを具備し、ラッチ回路にリフレッシュ機能を持たせている。 （もっと読む）

【課題】 コンフィギュレーション切替に伴う時間損失とデータ入出力のレイテンシを低減した時分割多重処理可能なリコンフィギュラブル回路を提供する。
【解決手段】 本発明の時分割多重処理可能なリコンフィギュラブル回路は、所定数の整数倍の段数のパイプライン構造を有し、かつ供給される第１のコンフィギュレーション・データに応じて構成が可変な処理部を有する複数のプロセッサ要素と、複数のプロセッサ要素の入力および出力が総て接続され、入出力の間においてデータ転送を１クロックで行うネットワークと、処理部の各々に対し、前記所定数のタスク用に準備されたコンフィギュレーション・データを周期的に１クロックで切り換えて供給する切替手段から構成される。 （もっと読む）

【課題】 機能の変更が可能なリコンフィギュラブル回路を有する回路装置を提供する。
【解決手段】 本発明の集積回路装置は、マッピング用のプログラムに含まれる条件文中にelse文が存在しない場合であっても、代入処理を適切に実行する。具体的には、プログラムのコンパイル時に、条件文の実行に先立って実行される代入処理を探索し（Ｓ１８のＹ）、探索した代入処理をelse条件成立時の代入処理として設定する。なお、探索により代入処理がみつからない場合は（Ｓ１８のＮ）、記憶部に記憶された最新の変数値をelse条件成立時の代入値として決定する（Ｓ２２）。 （もっと読む）