【課題】高速動作可能な疑似ランダムビット列発生器を提供する。
【解決手段】疑似ランダムビット列発生器は、ハーフレート・クロック信号の所定のタイミングで入力信号を識別再生する、縦続接続された（Ｎ−１）／２個（Ｎは奇数）のＤＦＦ１−３，・・・，１−Ｎと、ハーフレート・クロック信号によって決定される動作タイミングがＤＦＦ１−３，・・・，１−Ｎの動作タイミングと１８０度位相が異なるタイミングで入力信号を識別再生する、縦続接続された（Ｎ−１）／２個のＤＦＦ１−２，・・・，１−Ｎ−１と、排他的論理和回路２と、ハーフレート・クロック信号の２倍の周波数のフルレート・クロック信号により排他的論理和回路２の出力信号を識別再生するＤＦＦ１−１とを備える。 （もっと読む）

【課題】線形帰還シフトレジスタにおいて所望の構成を設定可能でありながらシフト演算の複数回分を並列且つ高速に計算可能な論理回路を提供する。
【解決手段】論理回路は、第１のデータを０乃至ｎ−１ビットシフトし且つ空いたビットに０を挿入して得られる並列ｎ個のデータの各々と第２のデータとの間でビット毎のＡＮＤを計算し、その結果の並列ｎ個のデータの各々について全てのビットのＸＯＲを計算することにより、ｎ個の１ビットデータを並列に生成するＸＯＲ処理部と、第１のデータをｍビットシフトした状態での帰還データを生成するために、第１のデータを０乃至ｍ−１ビットシフトしたそれぞれの状態での過去のｍ個の帰還データと第２のデータの対応ビットとの間でのビット毎のＡＮＤを計算し、その結果の全てのビットと第１のデータのｍビットシフト状態での１ビットデータとのＸＯＲを計算する値生成処理部とを含む。 （もっと読む）

【課題】発明の課題を簡潔に記載
【解決手段】スピン注入磁化反転現象を用いた第１の素子が少なくとも１個以上形成されてなり乱数を発生する乱数発生部と、スピン注入磁化反転現象を用いた前記第１の素子と同一積層構造の第２の素子がアレイ状に形成されるとともに前記メモリ部と同一チップ上に配置され、前記乱数発生部で書込み確率が１／２となるライト電圧に関する情報が保存されているメモリ部と、前記乱数発生部に対し前記書込み確率が１／２となるライト電圧で書き込みを行う過程を経て前記乱数発生部で生成された乱数を利用して任意のデータを暗号化する暗号化・復号回路部と、を備える。 （もっと読む）

【課題】簡単な構成で高品質の乱数を発生する乱数発生器および擬似乱数発生器を実現する。
【解決手段】 回路３と回路４との間の信号を送受信する複数のバス線２Ａから構成されたバス２と、信号の受信条件を動的に調整するキャリブレーション部５と、キャリブレーション部５の調整情報にもとづいて乱数を発生する乱数発生部１０と、を有する。 （もっと読む）

【課題】 非線形関数を用いて、生成速度、周期長、統計的乱数性などが優れた乱数生成装置を提供すること。
【解決手段】
本発明に係る乱数生成装置は、非線形関数ｘ_ｔ＋１＝４ｘ_ｔ（１−ｘ_ｔ）に従い、Ｎ（Ｎは２以上の整数）ビットの２進数列（初期値）を［（（Ｎ−１）／ｍ）］＋１桁のｍ（ｍは１以上の整数、［ ］は小数点以下を切り捨て）ビットの整数に分割して、計算精度Ｎ、内部状態２Ｎビットを有する「カオス計算器」による整数の分割計算により、２Ｎビットの２進数列ｄ（ｄ_０．．．ｄ_２Ｎ−１）を生成する手段と、ｄの上位Ｎビットｄ_０．．．ｄ_Ｎ−１を再び「カオス計算器」の入力とし、ｄの特定のビット間にｄ_ｉとｄ＝_ｉ＋Ｎ（ｉ＝０，１．．．Ｎ−１）と排他的論理和演算で得られたＮビットの結果ｒ（ｒ_ｉ＝ｄ_ｉ▲＋▼ｄ_ｉ＋Ｎ）を乱数として出力する手段とを備えたことを特徴とする。 （もっと読む）

【課題】良質な乱数を高速に発生させることができる高性能の乱数生成装置を提供することを可能にする。
【解決手段】振幅２６ｍＶ以上のパルス波形電圧を発生するパルス電圧発生器７０と、半導体基板上に離間して形成されたソースおよびドレイン領域と、ソース領域とドレイン領域との間のチャネル領域となる半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成されパルス電圧発生器からのパルス電圧が印加されるゲート電極とを有し、ソース領域とドレイン領域間に流れる電流にランダムノイズが含まれるランダムノイズ生成素子１０ａと、ランダムノイズ生成素子から発生されるランダムノイズの大きさに基づいて乱数信号を生成する乱数生成部３０と、を備える。 （もっと読む）

【課題】ハードウェアによるノイズ発生処理を容易にし且つ処理部へのノイズデータの供
給速度を向上するのに好適なノイズ生成装置、ノイズ生成システム及びノイズ生成方法を
提供する。
【解決手段】ノイズ生成システム２を、ノイズ発生源１０と、ノイズデータ生成装置２０
とを含んだ構成とし、ノイズ発生源１０は、比較的再現性の周期が長い乱数を発生する第
１の擬似乱数発生方法を用いて作成された第１のノイズデータを出力し、ノイズデータ生
成装置２０は、ノイズデータ発生源１０から、画素数Ｎの画像データの画素毎に、各画素
の各色に対応したｎ個の画素データに対して、１つの第１のノイズデータを取得する。更
に、前記取得した１つの第１のノイズデータに基づき、前記第１の擬似乱数発生方法より
も単純なアルゴリズムの第２の擬似乱数発生方法を用いて、ｎ個以上の第２のノイズデー
タを生成し、当該生成した第２のノイズデータを画像処理部４に出力する。 （もっと読む）

【課題】広帯域で周波数密度が一定の雑音信号を短い処理時間で発生させる。
【解決手段】所望の雑音信号のスペクトラムをその上限周波数Ｆ_ＭＡＸの１／Ｍとなる境界周波数Ｆａで低域側と高域側に分け、各帯域について所望周波数分解能ΔＦのＭ倍の値で上限周波数Ｆ_ＭＡＸを除して得られる値をポイント数Ｎとするスペクトラムデータを生成して逆フーリエ変換を行い、得られた低域側の時間波形データＤａ（ｋ）に対し、倍率Ｍの補間処理と境界周波数Ｆａの低域通過フィルタ処理して所望周波数分解能に対応した時間波形データＤａ（ｋ）″を生成し、得られた高域側の時間波形データＤｂ（ｋ）に対し、Ｍ通りの異なる遅延時間を与えて所望周波数分解能に等しい周波数差のあるキャリア周波数で境界周波数以上の高域帯へ周波数変換して複数Ｍの時間波形データＤｂ１（ｋ）〜ＤｂＭ（ｋ）に変換し、低域側の時間波形データと合成して所望の雑音信号を得ている。 （もっと読む）

【課題】高い周波数のクロック信号を用いることなくパラレル化した擬似乱数データを発生させることができる擬似乱数発生回路及び電子装置を得る。
【解決手段】本発明に係る擬似乱数発生回路は、１から順に番号を付けたＭ（１５以上の自然数）個のシフトレジスタと、各シフトレジスタを接続する接続回路とを備え、各シフトレジスタは入力した信号を同一のクロック信号に合わせてシフトし、降番順のｎ（Ｍ以下の自然数）個のシフトレジスタの出力が、パラレル化した擬似乱数データとして出力され、接続回路は、ｍ（Ｍ以下の自然数）番目のシフトレジスタに対して、関数Ｆ（ｍ−ｎ）の値を計算して入力し、関数Ｆ（ｘ）は、０＜ｘの場合はｘ番目のシフトレジスタの出力であり、ｘ≦０の場合はＦ（ｘ＋１４）とＦ（ｘ＋１５）の排他的論理和で表される。 （もっと読む）

【課題】 小型化を実現しつつ、高速化を実現することができる乱数生成回路及び半導体集積回路を提供する。
【解決手段】 乱数生成回路１において、ノイズ信号を発生するノイズ発生源２と、ノイズ信号の周波数帯域の一部を抽出するフィルタ３と、ノイズ信号の周波数帯域の一部と参照信号との間の信号差を増幅した乱数信号を生成するコンパレータ４とを備える。半導体集積回路は基板上に乱数生成回路１を搭載する。 （もっと読む）

疑似ランダムデータシーケンス（３）を生成する方法であって、前記疑似ランダムデータシーケンス（３）は、Ｎビットの初期データシーケンス（９）における検索パターン（７）に対する検索をするための手順によって生成されることを特徴とし、前記検索手順は、一組の検索パターンの１つであるｒビットの特定の検索パターン（７）を前記初期データシーケンス（９）において検出する段階（Ｅ１）と、先行する段階（Ｅ１）の進行に依存する動作によってｋビットの出力パターン（２５）を判断する段階（Ｅ２）と、一連の出力パターン（２５）から疑似ランダムデータシーケンス（３）を連続して形成するために先行する段階（Ｅ１、Ｅ２）を反復する段階とを具備する。
（もっと読む）

第１の低クロック周波数で生成される擬似ランダム入力ビットストリーム（ＰＲＢＳ（Ｔ₁ ））を、出力ビットストリームをサンプリングし、サンプリングされたストリームを所定値（ｔ）分遅延させ、遅延させたストリームを入力ビットストリームと結合することにより第２の高クロック周波数での同一の出力ビットストリーム（ＰＲＢＳ（Ｔ₀ ））に加速するための方法及び回路。
（もっと読む）

【課題】 回路規模が小さく偏りが少ない乱数発生素子を提供することを目的とする。乱数を発生させる速度が極めて速い乱数発生素子を提供する。
【解決手段】 並列に配置された一対の第１の電流路１及び第２の電流路２と、第１の電流路１及び第２の電流路２の近傍に配置され、相互に電荷が移動可能な一対の第１の微粒子３及び第２の微粒子４とを具備する乱数発生素子。 （もっと読む）