説明

Fターム[5J055EY02]の内容

電子的スイッチ (55,123) | 回路素子 (7,558) | 抵抗 (1,751) | 可変、ボリューム (33)

Fターム[5J055EY02]に分類される特許

21 - 33 / 33


【課題】メインスイッチング素子のスイッチングに伴う誤差量を制御することによって、より高精度で信頼性の高い動作が可能な半導体装置の提供を図る。
【解決手段】第1ノードに接続された第1電極S1、第2ノードに接続された第2電極D1、および、該第1および第2電極間の接続を制御する第1制御電極G1を有する少なくとも1つのメインスイッチング素子1と、前記第2ノードに接続される第3電極S2と第4電極D2、および、第2制御電極G2を有し、前記メインスイッチング素子がオンからオフに切り替わるときに生じる電荷をキャンセルするキャンセル用素子2と、を備え、前記キャンセル用素子の駆動を、前記メインスイッチング素子がオンからオフに切り替わるタイミングに対して可変制御するように構成する。 (もっと読む)


【課題】 コストを抑制しつつ、フィードバックにより波形生成を安定させ、良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 規範電圧波形追従駆動部4によりスイッチング素子44を駆動して負荷を作動させるスイッチング回路1において、規範電圧波形追従駆動部4へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部3を備え、規範電圧波形追従駆動部4は、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部41を備えた。 (もっと読む)


【課題】 トランジスタを駆動する回路において、トランジスタがターンオフする過渡期間に存在するサージ電圧とターンオフ損失の間のトレードオフ関係を打破すること。
【解決手段】 駆動回路10は、トランジスタ20のゲート電極Gに電気的に接続している可変抵抗体R12を備えている。その可変抵抗体R12の電流経路の幅が、トランジスタ20のドレイン・ソース間電圧Vdsに応じて伸縮する空乏層によって調整されることを特徴としている。 (もっと読む)


【課題】オフ状態における高周波信号の絶縁性を向上すると共に、オン状態における挿入損失および線形性を損なわない高周波スイッチ装置を提供する。
【解決手段】高周波信号を入出力する第1の端子、第2の端子と、制御電圧を印加する第3の端子105、および第3の端子105にハイレベル電圧もしくはローレベル電圧を選択的に印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタ101を備え、スイッチトランジスタ101のゲート105と第4の端子106に接続され、第5の端子107に印加された電圧によって抵抗値の制御をすることのできる可変抵抗装置102により構成され、可変抵抗装置102はスイッチトランジスタ101のオン、オフ状態に応じてその抵抗値を変化させることを特徴とする高周波スイッチ装置。 (もっと読む)


【課題】電圧駆動型パワー半導体スイッチング素子の、大電流駆動時にも、di/dt、dv/dtを高速化して、スイッチング損失を低減する、電圧駆動型パワー半導体スイッチング素子のゲート駆動回路を提供すること。
【解決手段】本発明のパワー半導体スイッチング素子のゲート駆動回路では、電圧駆動型パワー半導体スイッチング素子のゲート電極に駆動信号を与える駆動回路と、パワー半導体スイッチング素子の通流電流の計測手段とを備え、前記パワー半導体スイッチング素子の通流電流の検出値に基づいて、ゲートのミラー電圧を可変する。 (もっと読む)


【課題】 安定したデッドタイムが得られる電源回路および半導体集積装置を提供する。
【解決手段】 入力電源電圧VINと基準電位PGND間に接続された第1および第2トランジスタ11、12を有する出力回路13と、繰り返し信号Voscを出力する信号発生回路と14、所定のオフセット信号Vsを出力するオフセット信号発生回路16と、繰り返し信号Voscと所定の基準信号Verとを比較し、繰り返し信号Voscが基準信号Verより高くなる期間に第1トランジスタ11をオフさせる第1制御信号を出力する第1コンパレータ17と、繰り返し信号Voscをオフセット信号Vsによりレベルシフトした信号と基準信号Verとを比較し、レベルシフトした信号が基準信号Verより高くなる期間に第2トランジスタをオンさせる第2制御信号を出力する第2コンパレータ18とを具備する。 (もっと読む)


【課題】本発明は、安価な手段によって、より安全性の高い温度保護動作を行うことが可能な半導体集積回路装置、並びに、これを備えた電源装置及び電子機器を提供することを目的とする。
【解決手段】本発明に係るスイッチング電源IC1は、監視対象温度が第1閾値温度に達したときには、遮断信号Stsd1に応じて、スイッチN1、N2をいずれもオフさせる一方、監視対象温度が第1閾値温度よりも高い第2閾値温度に達したときには、遮断信号Stsd2に応じて、外部接続されたフューズF1を溶断すべく、スイッチN1、N2をいずれもオンさせる構成とされている。 (もっと読む)


【課題】複数の生成電圧の中からディジタルデータに対応した生成電圧の電圧降下を抑えて出力できる電圧生成回路、データドライバ及び表示装置を提供する。
【解決手段】電圧生成回路は、第1導電型MOSトランジスタにより構成される第1導電型の第1のセレクタと、各第2のセレクタが第1導電型MOSトランジスタにより構成される2個の第1導電型の第2のセレクタと、第2導電型MOSトランジスタにより構成される第2導電型の第1のセレクタと、各第2のセレクタが第2導電型MOSトランジスタにより構成される2個の第2導電型の第2のセレクタとを含む。第1導電型の第1及び第2のセレクタの各MOSトランジスタのチャネル幅方向は平行で、第1導電型の第2のセレクタの各第2のセレクタを構成するMOSトランジスタのうち第1導電型の第1のセレクタに接続されるMOSトランジスタがそのチャネル幅方向に隣接して配置される。 (もっと読む)


【課題】
ロジック回路の最低動作電圧に対する最適化を実現すること。
【解決手段】
第1の抵抗/ダイオード回路11から出力された動作速度と温度に対応する電圧V1と、Vt和回路14から出力された製造ばらつきに対応する電圧V2と、第2の抵抗/ダイオード回路15から出力された動作速度と温度に対応する電圧V3と、に基づいて、ロジック回路19に供給するレギュレータ出力電圧Voutを制御する。 (もっと読む)


【課題】電源電圧の急激な変化(電源ノイズ)による誤動作を防止できる検知回路を提供すること。
【解決手段】固定電位点と、パワーオン時、固定電位点からの電位差が変化していく可変電位点との電位差が所定の電位差となったことを検知する、半導体基板に形成される検知回路であって、可変電位点の電位にバイアスされる第1の半導体領域に形成され、可変電位点に接続される第1の抵抗体(r3)と、固定電位点の電位にバイアスされる第2の半導体領域に形成され、可変電位点に接続されない第2の抵抗体(r1)とを具備する。 (もっと読む)


【課題】 低電圧動作や低消費電力化を図ることができる高精度な温度検出回路を得る。
【解決手段】 第1の電圧源回路2は、2つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する電圧VPNを生成して出力し、第2の電圧源回路3は、2つ又はそれ以上の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧VREF1を生成して出力し、インピーダンス変換回路4は、電圧VPN及び基準電圧VREF1に対してそれぞれインピーダンス変換を行って減算回路5に出力し、減算回路5は、温度感度の上昇及び低電力化を実現するために、インピーダンス変換回路4を介して入力された、電圧VPNと基準電圧VREF1との減算及びその差分の増幅を行って出力電圧VOUTを生成し出力するようにした。 (もっと読む)


【課題】 論理入力信号やノイズのレベルに適切に対応することが可能なレベルシフト回路を提供する。
【解決手段】 レベルシフト回路において、一端にて論理入力信号が入力される容量素子と、容量素子の他端に接続された入力に対して第1の論理反転レベルを有する第1の論理反転回路および第2の論理反転レベルを有する第2の論理反転回路を含み、第1と第2の論理反転回路の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する論理出力回路と、容量素子の他端に入力の一端と出力が接続され、前記第1の論理反転レベルよりも低く第2の論理反転レベルよりも高い第3の論理反転レベルを有する第3の論理反転回路と、第1および第2の論理反転回路と第2の論理振幅に対応する電源とを接続し、前記第1の論理反転レベルおよび前記第2の論理反転レベルを設定する論理反転レベル設定手段と、を備える。 (もっと読む)


【課題】 回路の簡素化を図りつつ、高い周波数でのデータ転送を含んだ多様な信号出力動作を可能にした半導体集積回路装置を提供する。
【解決手段】 複数の出力MOSFETの組み合わせによって複数通りの出力インピーダンスの設定が可能とされる出力回路に対して、入力信号の信号変化タイミングに対応して第1制御信号に基づいて伝送線路の特性インピーダンスよりも小さな第1出力インピーダンスにより出力信号を形成し、上記入力信号の信号変化タイミングにより遅れた第1時間経過後に第2制御信号に基づいて特性インピーダンスに整合された第2出力インピーダンスにより出力信号を形成するようにする。 (もっと読む)


21 - 33 / 33