【課題】半導体素子の製造ばらつきや動作環境による特性変動の影響を低減し、安定した動作を可能にする半導体回路、及びコンピュータシステムを提供することにある。
【解決手段】降圧回路１００は、制御電圧Ｖｒｅｆが供給されるＮＭＯＳトランジスタ１０１が電流源として駆動するカレントミラー回路２０が、制御電圧Ｖｒｅｆに応じて出力電圧を変化させるＮＭＯＳトランジスタ１０２を駆動し、更に、補償回路３０は、ＮＭＯＳトランジスタ１０１と１０２の特性変動によって生じる降圧電位ＶＤＤＩの変動を低減する。 （もっと読む）

【課題】 半導体装置内の終端抵抗を調整可能に構成し、この半導体装置と接続される伝送回路等とのインピーダンス整合をとる。
【解決手段】 終端抵抗のインピーダンス変動に応じて、変動を打ち消す方向に終端トランジスタのオン抵抗を変化させるために、終端トランジスタのゲート電圧を制御するので、これにより終端抵抗値の変動幅を抑えることができ、本発明に接続される伝送路等の特性インピーダンスとの不整合を少なくすることができ、反射による波形の劣化を抑えることができる。 （もっと読む）

【課題】 電源電圧、温度、プロセス変動等によっても立上り遅延のバラツキが小さくなり、且つ、立上り遅延と立下り遅延の差も小さくなるようにすること。
【解決手段】 電源電圧ＶＤＤより高い入力電圧Ｖｉｎを電源電圧ＶＤＤより低い電圧に低下させる耐圧回路２と、耐圧回路２の出力電圧から高周波ノイズ成分を除去するＲＣフィルタ回路４と、ＲＣフィルタ回路４の出力電圧に応じて反転／復帰するシュミットインバータ回路５と、耐圧回路２の出力電圧Ｖ１がハイレベルで且つＲＣフィルタ回路４の出力電圧が所定の電圧以上のときＲＣフィルタ回路４のＲＣ時定数を小さな値に切り替える時定数切替回路８を設けた。 （もっと読む）

複数のプログラム可能遅延セルを有する複数の入力／出力チャネルを備えるコントローラは、それぞれ複数の遅延セルに導入される、複数の遅延時間を制御する複数のディジタル値を記憶するそれぞれ複数のレジスタをさらに備える。複数のレジスタにプログラムされた複数の値は、コントローラ及び複数のチャネルに結合された１つ以上のデバイス間の複数の信号のタイミングをテストすることで決定される。複数のテストは、逐次的な複数のテスト値のセットからの複数のテスト値で、複数のレジスタをセットする段階と、複数の信号の特定のパターンを、コントローラから１つ以上のデバイスへドライブする段階と、パターンの複数の部分が、１つ以上のデバイスに、正確に受信されてるかをチェックする段階とを備える。複数の信号を調整する段階は、複数のセットアップ及びホールドタイム制約に関する複数の信号のセンタリングを備える。

（もっと読む）