【課題】データのエラーに対する耐性を向上させる。
【解決手段】LDPCエンコーダ１１５は、符号長が4320ビットで、符号化率が1/4，1/3，5/12，1/2，7/12，2/3、及び、3/4の７種類のうちのいずれかのLDPC符号による符号化を行う。LDPC符号の検査行列Hは、検査行列Hの、符号長及び符号化率に応じた情報長に対応する情報行列の1の要素の位置を60列ごとに表す検査行列初期値テーブルによって定まる情報行列の1の要素を、列方向に60列ごとの周期で配置して構成される。検査行列初期値テーブルは、例えば、携帯端末向けのディジタル放送用のものになっている。本発明は、LDPC符号化を行う場合に適用できる。 （もっと読む）

【課題】エラーに対する耐性を向上させる。
【解決手段】符号長が4320ビットのLDPC符号の2，4又は6ビットの符号ビットが１又は２個のシンボルとされ、2⁴個又は2⁶個の信号点にマッピングされる場合において、カラムツイストインターリーバ２４は、LDPC符号の検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルに含まれないように、LDPC符号の符号ビットを並び替える並び替え処理として、メモリのカラム方向に、符号ビットが書き込まれるときの書き始めの位置を、メモリのカラムごとに変更するカラムツイストインターリーブを行う。本発明は、例えば、LDPC符号を伝送する場合に適用できる。 （もっと読む）

【課題】従来よりも少ない計算量でパリティを計算することができる符号化装置および符号化プログラムを提供する。
【解決手段】行列記憶部１８は、行列Ｕ_i、Ｌ_i（i=1〜m）、Ａのデータを記憶する。行列積計算部は、要素数ｋの情報ベクトルＸから式（Ｙ≡Ｕ₁Ｕ₂・・・Ｕ_m-1Ｕ_mＬ_mＬ_m-1・・・Ｌ₂Ｌ₁ＡＸ）で表わされるパリティ生成式にしたがって２を法とする演算を行なうことによって、要素数ｍのパリティベクトルＹを生成する。パリティ検査行列Ｈは、Ｈ（Ｘ，Ｙ）^T＝０を満たし、行列Ａは、パリティ検査行列Ｈの第１列目〜第ｋ列目からなり、行列Ｂは、パリティ検査行列Ｈの第（ｋ＋１）列目〜第ｎ列目からなり、行列Ｌ_i（ｉ＝１〜ｍ）は、行列ＢをＬＵ分解した下三角行列Ｌの基本下三角行列であり、行列Ｕ_i（ｉ＝１〜ｍ）は、行列ＢをＬＵ分解した上三角行列Ｕの基本上三角行列である。 （もっと読む）

【課題】本発明の様々な実施形態は、データ処理のためのシステムおよび方法を提供する。
【解決手段】一例として、デコーダ回路およびスカラ回路を含むデータ処理回路が開示される。デコーダ回路は、少なくとも１つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であり、スカラ回路は、デコーダ・メッセージに可変スカラ値を掛けるように動作することが可能である。 （もっと読む）

【課題】通信システムの同一チャンネル干渉を最小にする方法を提供する。
【解決手段】第１のフレームのヘッダ401は第１の特有のワード411、413に基づいてスクランブルされ、第２のフレームのヘッダ401は第２の特有のワード411、413に基づいてスクランブルされる。対応するスクランブルされたヘッダ401を含む第１のフレームと、対応するスクランブルされたヘッダ401を含む第２のフレームがそれぞれ、通信システムの隣接する同一チャンネルによって送信される。各フレームはさらに、ペイロード403とパイロットブロック405を含む。第１のフレームのペイロード403とパイロットブロック405は、第１のスクランブリングシーケンスに基づいてスクランブルされる。第２のフレームのペイロード403とパイロットブロック405は、第２のスクランブリングシーケンスに基づいてスクランブルされる。 （もっと読む）

【課題】必要なパラレル度を確保しつつ、符号化回路の構成を簡略化する。
【解決手段】符号化回路５１に対しては、１クロックサイクル毎に情報ビットがqビット単位で入力される。入力パラレル変換回路６２においては、qビット単位で入力される情報ビットがバッファに蓄積され、蓄積量がmpビットを超えたタイミングで、蓄積された情報ビットのうち、蓄積された順にmpビット分の情報ビットが出力される。パリティ生成回路６３においては、mpビット単位で入力された情報ビットに基づいてパリティビットが生成され、qビット単位で出力される。マルチプレクサ６４においては、遅延回路６１において遅延された情報ビットに、パリティビットが付加されて符号ビットが生成される。本発明は、LDPC符号化を行う装置に適用することができる。 （もっと読む）

【課題】処理効率のよい誤り検出訂正回路１を提供する
【解決手段】ＬＤＰＣ誤り検出訂正回路１は、サイズｐの単位行列からなるブロックと複数のシフトブロックとからなる検査行列Ｈをもとに、受信データを、ｐ個のグループに分割するセレクタ２３と、グループをＹ個のサブグループに分割するセレクタ３６と、確率βを算出するためのＬＭＥＭ変数を第１のアドレスと関連付けて格納するビットノード記憶部２６と、外部値αを算出するためのＴＭＥＭ変数を第２のアドレスと関連付けて格納するチェックノード記憶部３１と、チェックノード記憶部３１に格納されたＴＭＥＭ変数に対してシフト値にもとづくローテイト値のローテイト処理を行うローテイター３５と、サブグループ単位で並列演算処理を行う（ｐ／Ｙ）個の演算回路からなる演算ユニット３０と、全体の制御を行う制御部２０と、を具備する。 （もっと読む）

【課題】 硬判定復号と軟判定復号の併用により、ＮＡＮＤフラッシュメモリ等の読み出しデータの信頼性を向上させると共に、全体としての処理時間の短縮をはかる。
【解決手段】 ビット当り２値の信号を入力データとして硬判定復号を実行すると共に、該入力データに対してパリティ検査を実行する硬判定復号部１１と、ビット当り多値数が２より大きい信号を入力データとして軟判定復号を実行する軟判定復号部１３と、硬判定復号部１１及び軟判定復号部１３の起動を制御する起動制御部１４と、硬判定復号部１１と軟判定復号部１３の各出力信号の一方を選択して出力する出力選択部１５とを備え、パリティエラーの個数が許容値内の場合には、硬判定復号部１１の復号結果を選択して出力し、パリティエラーの個数が許容値を超えた場合には、軟判定復号部１３を起動すると共に軟判定復号結果を選択して出力する。 （もっと読む）

【課題】データのエラーに対する耐性を向上させる。
【解決手段】符号長が16200ビットで、符号化率が2/3の、DVB-T.2の規格のLDPC符号への符号化を行うLDPCエンコーダ１２２は、360ビットのデータに、10440ビットのダミーのデータを付加して、10800ビットの情報ビットを生成し、その10800ビットの情報ビットをLDPC符号化することにより、5400ビットのパリティビットを求め、その5400ビットのパリティビットのうちの、360×3ビットを、360ビットのデータのパリティビットとして採用することにより、360ビットのデータを、符号長が360×4ビットで、符号化率が1/4のLDPC符号にLDPC符号化する。本発明は、例えば、LDPC符号を伝送する伝送システム等に適用できる。 （もっと読む）

【課題】データのエラーに対する耐性を向上させる。
【解決手段】デマルチプレクサ２５は、DVB-T.2の規格に規定された、符号長Nが64800ビットで、符号化率が1/4のLDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、6×2ビットの符号ビットと、連続する2個のシンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれ、ビットb#iとy#iとすると、例えば、b0はy11に、b1はy10に、b2はy5に、b3はy4に、b4はy2に、b5はy6に、b6はy3に、b7はy8に、b8はy7に、b9はy1に、b10はy9に、b11はy0に、それぞれ割り当てる入れ替えを行う。本発明は、例えば、LDPC符号を伝送する伝送システム等に適用できる。 （もっと読む）

【課題】高速な復号動作を可能とすること。
【解決手段】パリティ検査行列による検査式の次数がＤであり、前記パリティ検査行列のｊ＋１行目の検査式とｊ行目の検査式との関係がｎビットだけシフトした関係にある場合、行処理演算部４０５＃１〜４０５＃３及び列処理演算部４１０＃１〜４１０＃３は、“（Ｄ＋１）×Ｎ（Ｎ：自然数）”毎にパリティ検査行列の列が区切られ、かつ“（Ｄ＋１）×Ｎ／ｎ”毎にパリティ検査行列の行が区切られて形成されたプロトグラフを、行処理演算及び列処理演算の処理単位として演算を行うようにする。 （もっと読む）

本発明は、複数の入力データワード（Ｄ）を複数のコードワード（Ｚ１，Ｚ２）にエンコードするエラー訂正コードのためのエンコーダであって、第１の数Ｋ_ｌｄｐｃ個の情報シンボルをそれぞれ含む複数の入力データワード（Ｄ）を受け取るためのエンコーダ入力（１４５１）と、コードワードが、データ部分（Ｄ）及び第２の数Ｎ_ｌｄｐｃ−Ｋ_ｌｄｐｃ個の基本パリティシンボルの基本パリティ部分（Ｐｂ）を含む基本コードワード部分（Ｂ）と、第３の数Ｍ_ＩＲ個の補助パリティシンボルの補助パリティ部分（Ｐａ）を含む補助コードワード部分（Ａ）とを含むように、入力データワード（Ｄ）をコードワード（Ｚ１，Ｚ２，Ｚ３，Ｚ４）にエンコードするためのエンコーディング手段（１４５２）と、上記複数のコードワード（Ｚ１，Ｚ２）を出力するためのエンコーダ出力（１４５４）とを備え、上記エンコーディング手段（１４）は、ｉ）第１のコードに従って、入力データワード（Ｄ）から上記基本コードワード部分（Ｂ）を生成し、及び、ｉｉ）第２のコードに従って、入力データワード（Ｄ）から上記補助コードワード部分（Ａ）を生成するために適合され、基本パリティシンボルは、第１のアドレス生成ルールに従って決定されるパリティシンボルアドレスにおいて情報シンボルを蓄積することによって生成され、補助パリティシンボルは、パリティシンボルアドレスｙにおいて情報シンボルｍを蓄積することによって生成され、上記パリティシンボルアドレスｙは、第２のアドレス生成ルールＮ_ｌｄｐｃ−Ｋ_ｌｄｐｃ＋{ｘ＋ｍ ｍｏｄ Ｇ_ａ×Ｑ_ＩＲ} ｍｏｄ Ｍ_ＩＲ（ｘ＞Ｎ_ｌｄｐｃ−Ｋ_ｌｄｐｃの場合）に従って決定され、ここで、ｘはサイズＧ_ａのグループの第１の情報シンボルに対応するパリティシンボルアキュムレータのアドレスを表し、Ｑ_ＩＲは補助コードレート依存の予め定義される定数である、エンコーダに関する。 （もっと読む）

【課題】復号処理部において復号処理の反復を行いつつも、処理能力を向上させる。
【解決手段】復号処理部１１が、符号化された入力データに対する復号処理を反復して行う復号器５であって、前記復号処理部１１は、前記復号処理が分割された複数の部分処理を順次実行するための複数のステージ１１ａ，１１ｂ，１１ｃを有し、前記復号処理を反復できるように、最終ステージ１１ｃと先頭ステージ１１ａとが接続されており、先に前記復号処理部に入力された入力データに対する復号処理の反復が終了する前のタイミングであって、先に前記復号処理部に入力された入力データについての処理データが、前記先頭ステージ以外のステージに存在しているタイミングにおいて、新たな入力データが前記先頭ステージにおいて処理されるよう構成されている。 （もっと読む）

【課題】LDGM復号処理の計算量と計算時間を小さくし、巨大ブロック長を用いた場合でも、ライブストリーミング伝送に使用し得るリアルタイム処理を実現する。
【解決手段】本発明は、検査行列から、行を表す要素数Mの構造体ROWと列を表す要素数NのCOLUMNの構造表現形式（２元疎行列の双方向リンク型表現）を生成して記憶手段に格納し、検査行列の誤りシンボルを回復後に全ての検査方程式を走査し、誤り訂正可能な検査方程式の行走査完了後に誤り訂正処理を行い、シンボル受信状態に応じて前記検査方程式を分類し、該検査方程式の一上位、一下位の依存関係を確定し、依存関係がない検査方程式のシンボル回復を並行して処理する。 （もっと読む）

【課題】LDGM復号処理の計算量と計算時間を小さくし、巨大ブロック長を用いた場合でも、ライブストリーミング伝送に使用し得るリアルタイム処理を実現する。
【解決手段】本発明は、検査行列から、行を表す要素数Mの構造体ROWと列を表す要素数NのCOLUMNの構造表現形式（２元疎行列の双方向リンク型表現）を生成して記憶手段に格納し、検査行列の誤りシンボルを回復後に全ての検査方程式を走査し、誤り訂正可能な検査方程式の行走査完了後に誤り訂正処理を行い、シンボル受信状態に応じて前記検査方程式を分類し、該検査方程式の一上位、一下位の依存関係を確定し、依存関係がない検査方程式のシンボル回復を並行して処理する。 （もっと読む）

【課題】多数の演算器を備えなくても、入力された信号の中から第１順位または第１順位の近似値を短時間で推定することができる復号装置を提供する。
【解決手段】第１変換部３２は、第１の変換規則に基づいて、複数個の入力信号のそれぞれを変換して、複数個の第１変換信号を生成する。第２変換部４２は、第２変換テーブルに従って、複数個の第１変換信号のビット単位の論理演算結果を表わす第２変換信号を生成する。第３変換部５２は、第３の変換規則に基づいて、論理演算信号を変換して、複数個の入力信号のうちの第１順位の信号の値を表わす第３変換信号を生成する。 （もっと読む）

【課題】符号化利得を改善しつつ、エラーフロア発生を抑え、且つ検査行列の表現を容易とする伝送システムを提供する。
【解決手段】送信装置が備える符号化器は、特有の検査行列を用いて所定のデータをＬＤＰＣ符号化する。特有の検査行列は、予め定めた検査行列初期値テーブルを初期値として、符号化率に応じた情報長Ｎ−Ｐに対応する部分行列の１の要素を列方向に３７４列毎の周期で配置することにより生成される。検査行列初期値テーブルは、同一の符号長Ｎで、４１／１２０、４９／１２０、２７／４０、８９／１２０、９７／１２０、１０１／１２０、１０９／１２０の符号化率毎に予め定められている。受信装置が備える復号器は、符号化器で符号化したデータを受信し、検査行列に基づいてＬＤＰＣ復号する。 （もっと読む）

【課題】処理速度の早い復号装置１００を提供する
【解決手段】多元ＬＤＰＣ符号を用いて符号化されたデータを復号処理する復号装置１００であって、対数フーリエ変換処理部１０１と、変数ノード処理部１０４と、エッジ係数処理部１０６と、検査ノード処理部１０７と、を具備し、対数フーリエ変換処理部１０１が、符号化フレームデータのシンボルの確率ベクトルに対してフーリエ変換処理および対数値化処理を施し、対数フーリエ領域確率ベクトルの初期値を出力し、変数ノード処理部１０４と、エッジ係数処理部１０６と、検査ノード処理部１０７と、が対数フーリエ領域確率ベクトルを用いて、イタレーション処理を行う。 （もっと読む）

【課題】パリティ検査行列の列重み増大による回路規模増加と、パディングやパンクチャによる誤り訂正能力の低下が発生しない復号装置及び方法を得る。
【解決手段】ＬＤＰＣ符号の復号装置であって、受信信号から受信ＬＬＲを算出する受信ＬＬＲ演算器５２０と、前記受信ＬＬＲまたは列ＬＬＲから行ＬＬＲを算出する行演算の際に、行演算を複数の演算に分割することで、パリティ検査行列の行を行分割することによって生じた複数の行それぞれに対する行演算を行う行演算器５３０と、前記行ＬＬＲから列ＬＬＲおよび推定ビット列を算出する列演算器５４０と、前記行演算器と前記列演算器とを交互に繰り返し、規定の回数に達した場合もしくは推定ビット列が符号語となった場合に繰り返しを終了する繰り返し演算終了判定回路５５０とを備えた。 （もっと読む）