【課題】電源投入時や通常動作時でも、より確実にクロックの生成が停止した状態から回復することが可能となるクロック発生回路を提供する。
【解決手段】クロック発生回路１は、クロックとデータとが重畳されたエンベデッド信号から抽出クロックを抽出するクロック抽出回路１０と、前記エンベデッド信号と前記抽出クロックとに基づき前記抽出クロックの停止を検出し、前記クロック抽出回路を初期状態にリセットするリセット信号を出力する停止検出回路３０と、を備えるものである。 （もっと読む）

【課題】 外部からの基準信号の周波数変化が安定している状態であるかどうかをユーザが容易に判別可能とする。
【解決手段】 外部機器から供給された基準信号を入力する入力手段と、前記入力手段により入力された基準信号とクロックとの位相差を検出する位相検出手段と、前記位相検出手段の出力に応じた周波数の前記クロックを発生する発生手段と、前記位相検出手段の出力に基づいて前記入力手段により入力された基準信号の周波数と前記クロックの周波数との誤差を検出し、前記検出した誤差に基づいて前記基準信号の周波数変化の状態を示す情報を表示装置に表示する制御手段とを備える。 （もっと読む）

【課題】ＤＬＬに求められる保証動作周波数帯域を低め、基準クロック信号が二逓倍された周波数をそれぞれ有し、位相差のある２つのクロック信号を生成することができる集積回路、表示装置及び電子機器を提供する。
【解決手段】タイミングコントロールＩＣは、一周期Ｔの基準クロック信号ＩＣＬＫと同一周波数の第１〜第４のクロック信号ＣＬＫ１〜ＣＬＫ４であって、第Ｎ（Ｎ＝１，３のいずれか）のクロック信号に対する第（Ｎ＋１）のクロック信号の位相遅れが位相差Ｔ／４で、かつＣＬＫ１に対するＣＬＫ３の位相遅れが位相差α（０＜α＜Ｔ／４）であるＣＬＫ１〜ＣＬＫ４のクロック信号を発生させるＤＬＬ４０と、ＣＬＫ１が二逓倍されたデータ生成用のＣＬＫ５を生成し、かつ、ＣＬＫ３が二逓倍されて、ＣＬＫ５に基づき生成されデータ信号に対して位相差αの遅れで同期したＣＬＫ６を生成する二逓倍回路５０とを有する。 （もっと読む）