【課題】本発明は、遅延素子の遅延時間のばらつきを補償するように、デジタルコードを補正する必要のないＴＤＣを提供することを目的とする。
【解決手段】基準信号の周波数に対して所望倍数の周波数を有する出力信号を出力する発振部と、基準信号についての出力信号の整数分周及び小数分周の和並びに当該所望倍数について差分を計算し、発振部に当該差分を０にするように出力信号を出力させる位相比較部と、を備えるＰＬＬ回路において、ＴＤＣ２は、小数分周の初期値を設定し、初期値を計測値として出力するデジタルコード発生器２３と、初期値に基づく位相比較部及び発振部の動作後に、当該差分を０にする方向に、小数分周の分解能を１ステップとして段階的に、小数分周を初期値から最適値へと更新し、最適値を計測値として出力するデジタルコード発生器２３及び加減算器２４と、を備える。 （もっと読む）

【課題】スペクトルのピークを抑制する。
【解決手段】発振回路２は、基準クロック信号ＣＫ_ＲＥＦを受け、出力クロック信号ＣＫ_ＯＵＴを生成する。プログラマブル分周器１８は、その分周比が少なくとも２値で切りかえ可能に構成され、出力クロック信号ＣＫ_ＯＵＴを設定された分周比で分周し、分周クロック信号ＣＫ_ＤＩＶを生成する。位相比較器１０は、基準クロック信号ＣＫ_ＲＥＦと分周クロック信号ＣＫ_ＤＩＶの位相差に応じた位相差信号Ｓ１を生成する。ループフィルタ１２は、位相差信号Ｓ１を平滑化する。ＶＣＯ（電圧制御発振器）１４は、ループフィルタ１２から出力される位相差信号Ｓ２に応じた周波数で発振し、出力クロック信号ＣＫ_ＯＵＴを生成する。制御部２０は、プログラマブル分周器１８の分周比を、時分割的に切りかえることにより出力クロック信号ＣＫ_ＯＵＴのスペクトルを拡散させる。 （もっと読む）

【課題】高集積度、低複雑度、低電力消費、小面積のＵＷＢ周波数合成器を提供する。
【解決手段】周波数合成器は、電圧制御信号に基づいて発振周波数を生成する電圧制御発振器と、第一分周器で発振周波数を偶数で分周して第一分周信号として生成し、第一分周信号に基づいて電圧制御信号を生成する位相ロックループシステムと、発振周波数を偶数で分周して第二分周信号及び第三分周信号として生成する第二分周器と、第二分周信号と第三分周信号を混合して第一混合信号として生成する第一単側波帯ミクサーと、サブバンド第一選択信号に基づいて第一混合信号と第一分周信号を混合して第二混合信号として生成する第二単側波帯ミクサーと、サブバンド第二選択信号に基づいて第一混合信号または第二混合信号を選択的に出力するマルチプレクサーとを含む。 （もっと読む）

【課題】回路規模も小さく簡単にジッタ成分を含んだクロックを生成するＰＬＬ回路を提供する。
【解決手段】位相比較器１１は、入力される参照クロック信号ＣＫＲと分周器１４からフィードバックされる信号との位相を比較して位相差に応じた出力信号をフィルタ部１２に出力する。フィルタ部１２は、位相比較器１１の出力信号の低周波成分を検出して電圧制御発振器１３に出力する。電圧制御発振器１３は、フィルタ部１２の出力電圧に基づいて制御される発振周波数の発振信号を出力信号ＣＫＦとして発生する。分周器１４は、出力信号ＣＫＦを分周して位相比較器１１に出力する。配線部１５は、外部からノイズを誘導してフィルタ部１２の出力信号に加算するように配線部１５の配線の一端Ｑをフィルタ部１２の出力Ｐに接続する。電圧制御発振器１３が発生する出力信号ＣＫＦの発振周波数がノイズによって揺らぐ。 （もっと読む）

【課題】複数回の周波数変換を行う通信装置において、周波数変換に用いる局部発振器の数を削減する。
【解決手段】送信系において、第1の周波数シンセサイザ51では、基準信号と帰還ループにより帰還された第1の出力信号(F4)との位相差に応じて該基準信号と同期した該第1の出力信号(F4)を出力し、第2の周波数シンセサイザ52では、該第1の出力信号(F4)と帰還ループにより帰還された第2の出力信号(F5)との位相差に応じて該第1の出力信号(F4)と同期した該第2の出力信号(F5)を出力する。そして、第1の周波数変換器1では、入力される第1の周波数信号(F1)を該第1の出力信号(F4)の周波数に従って第2の周波数信号(F2)に変換し、第2の周波数変換器2では、該第2の周波数信号(F2)を該第2の出力信号(F5)の周波数に従って第3の周波数信号(F3)に変換して送信する。 （もっと読む）

パルス列中の位相雑音を低減するためのジッタ低減回路は、パルス列を積分するためのリセット可能な積分器（７０）と、積分されたパルス列を基準レベルと比較し、位相雑音が低減された変更パルス列を生成するための比較器（７２）と、積分されたパルス列が基準レベルとその間で交差する個別の時間間隔を決定するように、また連続的に決定された２つの個別の時間間隔の間で積分器をリセットするように構成された交差時間間隔検出器（９４）とを備える。
（もっと読む）