【課題】安定性と駆動能力を改善した演算増幅器の提供。
【解決手段】演算増幅器(200)は、第１段(110)、第２段(120)、第３段(130)、及び第４段(140)を含む。演算増幅器(200)は、ネスト型相互コンダクタンス−キャパシタンス補償構成(154,164,174,114,124,134)を含む。第３段(130)は、クラスＡＢ制御装置を含む。第４段(140)はクラスＡＢ出力段を含む。 （もっと読む）

【課題】消費電力の増加を抑制しつつ高速に負荷を駆動することができる増幅回路を提供する。
【解決手段】ノードＮ１を介してｎｐｎトランジスタＱ１に入力される電流が電流検出回路１において検出される。バイアス制御回路２では、この検出電流の増加に応じてｎｐｎトランジスタＱ２の電流が減少し、検出電流の減少に応じてｎｐｎトランジスタＱ２の電流が増加するように、ｎｐｎトランジスタＱ２のベース電圧が制御される。これにより、負荷に過渡的に流すことが可能な電流を大きくすることができるため、負荷キャパシタＣＬの容量が大きい場合や、周波数が高い場合でも、入力電圧の変化に出力電圧を高速に追従させることが可能になり、出力電圧波形の歪みを抑えることができる。 （もっと読む）

【課題】 バイアス電流を増加させることなく、低い出力抵抗と十分な直流利得とを両立することができる差動増幅回路およびその差動増幅回路を用いたシリーズレギュレータを提供する。
【解決手段】 差動増幅回路２は、２つのＮＭＯＳトランジスタＭ２，Ｍ３からなる差動対（ソースカップルドペア），ＮＭＯＳトランジスタＭ５，およびＰＭＯＳトランジスタＭ６，Ｍ７からなるカレントミラー回路で構成される差動入力段と、ゲート・ドレイン間に抵抗Ｒ３が接続され、そのドレインが節点Ｙに接続されるＰＭＯＳトランジスタＭ８およびこのトランジスタＭ８に定電流Ｉに比例する電流を供給するＮＭＯＳトランジスタＭ９で構成される増幅段とを備えている。 （もっと読む）

【課題】 ＭＯＳプロセスにより広帯域なアナログ信号を増幅可能な増幅回路を提供することを目的とする。
【解決手段】本発明は、差動回路（１１１；２１１）と、差動回路（１１１；２１１）の差動信号を出力する出力回路（１１２；２１２）とを有する増幅回路において、出力回路（１１２；２１２）は差動信号を増幅し、出力するカスコード接続回路（１４１；２４１）と、カスコード接続回路（１４１；２４１）のゲインをブーストするゲインブースト回路（１４２、１４３；２４２、２４３）とを有することを特徴とする。 （もっと読む）

【課題】 階調数を維持しながら階調電圧信号線数を削減し、高精度に階調電圧を出力できるインピーダンス変換回路、駆動回路及び制御方法を提供する。
【解決手段】 インピーダンス変換回路ＩＰＣ_１は、２^ｊ種類の電圧のうち階調データの上位ｊ（ｊは正の整数）ビットのデータに基づく選択電圧が入力電圧Ｖｉｎとして供給されるボルテージフォロワ接続された演算増幅器ＯＰ_１と、演算増幅器ＯＰ_１の出力を階調データの下位ｋ（ｋは２以上の整数）ビットの最上位ビットのデータに基づいてプリチャージ又はディスチャージする出力電圧設定回路ＯＶＳ_１とを含み、演算増幅器ＯＰ_１の出力をプリチャージ又はディスチャージした後に、入力電圧に対して不感帯幅だけ異なる電圧を出力電圧として出力する。不感帯幅は、階調データの下位ｋビットのデータに基づいて変化させた演算増幅器ＯＰ_１の動作電流により定められる。 （もっと読む）