【課題】不揮発性メモリからキャッシュメモリへの書込回数を削減する。
【解決手段】記憶装置１０は、不揮発性メモリ３０とキャッシュメモリ２０とメモリコントローラ１２とを有する。不揮発性メモリ３０は、分割データと格納場所を管理する論理／物理アドレス変換テーブル３２を記録している。キャッシュメモリ２０は、データキャッシュ２１と、論理／物理アドレス変換テーブル３２の一部を保持する論理／物理アドレス変換テーブルキャッシュ２２を記録している。メモリコントローラ１２は、外部からデータの読み出し要求を受けたとき、データキャッシュ２１上に空きエントリが無かったならば、データキャッシュ２１上の分割データのうち、論理／物理アドレス変換テーブル３２のエントリが、論理／物理アドレス変換テーブルキャッシュ２２に有るものを優先的に不揮発性メモリ３０に退避して空きエントリを作成し、データを読み出す。 （もっと読む）

【課題】ネットワーク透過な単一レベル記憶を実現すること。
【解決手段】本発明の一つの実施形態によれば、情報処理装置は、第１メモリと、第２メモリと、仮想アドレス空間の少なくとも一部の仮想アドレスと前記第１メモリの物理アドレスとの対応関係を管理する変換情報を参照して、前記第１メモリにアクセスする制御部と、を備える。前記仮想アドレス空間には、他の情報処理装置に格納されたデータも割り当てられる。前記制御部は、アクセス対象データが前記他の情報処理装置に格納され手いる状態でページフォールトが発生した場合、前記他の情報処理装置に格納された前記アクセス対象データを前記第１メモリに格納するとともに、前記アクセス対象データに対応する仮想アドレスと前記第１メモリの物理アドレスの対応関係を前記変換情報に登録する。 （もっと読む）

【課題】エントリのヒット率の低下を抑制できるようにする。
【解決手段】仮想アドレスと物理アドレスとの対応関係を示すアドレス情報がそれぞれ記憶される複数のＣＡＭ回路を有するＣＡＭ部と、新たなアドレス情報を記憶させる場合に書込みポインタが示しているＣＡＭ回路にアドレス情報の書込みを指示する書込み制御部とを有するマイクロＴＬＢにおいて、書込みポインタが示しているＣＡＭ回路に記憶されているアドレス情報が、アドレス変換に使用されたことが示されている場合には書込みポインタをインクリメントするようにして、アドレス情報の使用が示されたＣＡＭ回路に新たなアドレス情報が書込まれることを回避して最近使用されているアドレス情報を保持し、ヒット率の低下を抑制する。 （もっと読む）

【課題】使用頻度の高い論理アドレス空間が頻繁に入れ替わることを防止する演算処理装置を提供することを課題とする。
【解決手段】アドレス変換対を記憶するバッファ領域を有する記憶装置に接続される演算処理装置において、複数の論理アドレスレジスタのうち使用履歴が最も古い論理アドレスレジスタの番号を保持するＬＲＵレジスタと、記憶装置に対するアクセス要求に含まれる論理アドレスが、下限論理アドレスレジスタが保持する下限論理アドレスから上限論理アドレスレジスタが保持する上限論理アドレスまでの論理アドレス空間の範囲に入っていない場合、ＬＲＵレジスタが保持する論理アドレスレジスタの番号を読み出す読み出し部（Ｓ５０２）と、読み出された番号の論理アドレスレジスタを無効にし、アクセス要求に含まれる論理アドレスに対応する論理アドレス空間を、無効にした論理アドレスレジスタに設定する設定部（Ｓ４１０）を有する。 （もっと読む）

【課題】下位レベルキャッシュから置換されたキャッシュラインの上位レベルキャッシュへの割り当てを低減する方法を提供する。
【解決手段】置換ラインがすでに上位レベルに割り当てられと決定されたとき、置換されたキャッシュラインの割り当ては、次のレベルキャッシュにおいて防がれ、これにより、キャストアウトが低減する。そのような目的に、ラインは、下位レベルキャッシュ２０４において置換されるように選択される。上位レベルキャッシュ２０８において選択されたラインが存在するか示す選択されたラインに関連する情報が識別される。上位レベルキャッシュにおける選択されたラインの割り当ては、識別された情報に基づいて防がれる。選択されたラインの割り当てを防ぐことは、割り当てに関連するであろう電力を蓄える。 （もっと読む）

【課題】キャッシュ置換方法に関し、無駄なプリチャージを削減しメモリの消費電力を削減する。
【解決手段】ＤＲＡＭ１００内のロウバッファ１０２は、メモリアレイ１０１から所定のデータ長を単位とするいずれかのデータを読み出して格納する。ＬＬＣ２０６は、ロウバッファ１０２に記憶されたデータの一部をキャッシュデータとして抽出して記憶するキャッシュメモリである。ＭＡＣ６０１において、ＬＬＣ２０６の追い出し制御が実施される場合に、ＭＲＱ２０３のキューイング状態に基づいて近い将来ロウバッファ１０２にどのＤＩＭＭアドレスのデータが記憶されるかを予測する。ＭＡＣにおいて、ＬＬＣ上の追い出し対象範囲７０２のキャッシュデータデータの各物理アドレスをＤＩＭＭアドレスに変換する。変換された各アドレスと予測されたデータのアドレスとが一致した場合に、その一致アドレスに対応するキャッシュデータを優先してＬＬＣから追い出す。 （もっと読む）

【課題】シーケンシャルアクセスされる一つ以上のデータ構造のために用いられるメモリをページングするための方法、ならびにそれに対応するソフトウエアおよびシステムを提供する。
【解決手段】メモリページの再使用順序を表すデータ構造２００を提供するステップ、およびシーケンシャルアクセスされるデータ構造の一つと関係付けられる、メモリページへのアクセス履歴に基づいて、データ構造を維持するステップを含む。その順序におけるメモリページの位置は、メモリページからのシーケンシャルアクセスの移行に依存する。 （もっと読む）

【課題】キャッシュメモリの複数のセットウエイのレジデンシーを最大にするようにキャッシュメモリアロケーションを交換する方法を提供する。
【解決手段】ビクティムウエイのファーストイン、ファーストアウト（ＦＩＦＯ）交換リストを形成する。ＦＩＦＯ交換リストの深さは、キャッシュセット内の数にほぼ等しい。タグミスアロケーションを生じた場合にのみビクティムウエイをＦＩＦＯ交換リスト上に配置する。ビクティムウエイは任意の以前に選択されたビクティムウエイの後でＦＩＦＯ交換リストのおわりに配置される。ビクティムウエイのイニシャルアロケーションが完了するまで引き止めておくことにより、またはビクティムウエイのイニシャルアロケーションが完了するまで再使用リクエストをリプレイ(replay)することによりビクティムウエイの不完全な先のアロケーションの場合にＦＩＦＯ交換リスト上のビクティムウエイの使用が防止される。 （もっと読む）

【課題】処理パイプライン内の処理バブルの低減が可能なデータ処理装置を提供する。
【解決手段】グラフィクス処理ユニットは、第１パイプライン部分１８と第２パイプライン部分２０とを有するテクスチャパイプライン６を含む。第１パイプライン部分１８内の主題命令は、その主題命令によりメモリからロードされる記述子データが、共有記述子キャッシュ内に貯えられるまで、第１パイプライン部分１８内で再循環される。記述子が、共有キャッシュ内に保存されている場合、主題命令は、追加の処理操作が実行される第２パイプライン部分２０に渡され、それらの追加の処理操作が完了するまで再循環される。記述子データは、その記述子データを利用するのに必要とされるテクスチャパイプライン６内の係属中の主題命令がなくなるまで、共有記述キャッシュ内に固定される。 （もっと読む）