【課題】マルチコアプロセッサシステムでの処理能力の向上を図ること。
【解決手段】初めに、ＣＰＵ＃０は、ＣＰＵ＃０〜ＣＰＵ＃２に割り当てられるスレッドＡ＿０〜スレッドＡ＿２に関する同期命令に偏りがあることを示す情報を取得する。次に、ＣＰＵ＃０は、ＣＰＵ＃０のレジスタを共有元として、ＣＰＵ＃１、ＣＰＵ＃２がレジスタＩ／Ｆ１０２を通してＣＰＵ＃０のレジスタにアクセスするようにレジスタＩ／Ｆ１０２＃０〜レジスタＩ／Ｆ１０２＃２に通知する。このように、マルチコアプロセッサシステム１００は、ＣＰＵ＃０〜ＣＰＵ＃２のうち同期通知を実行するＣＰＵ＃０のレジスタをＣＰＵ＃１とＣＰＵ＃２に共有させることにより、ＣＰＵ＃０〜ＣＰＵ＃２にてスレッドＡ＿０〜スレッドＡ＿２を実行する。 （もっと読む）

【課題】他のコアプロセッサが初期化したＩ／Ｏ装置に対するＩ／Ｏ要求を受けた場合であっても、コアプロセッサがそのＩ／Ｏ要求に対応することができるようにすること。
【解決手段】Ｉ／Ｏ制御装置１において、マルチコアプロセッサ６と、マルチコアプロセッサ６のうち、ＳＡＳコントローラ１ｄ、ＤＭＡコントローラ１ｅの初期化を行ったコアプロセッサ１ｂ、１ｃの識別情報を記憶する記憶手段３ａと、を備え、コアプロセッサ１ｂ、１ｃと異なるコアプロセッサ１ａがＳＡＳコントローラ１ｄについてのＩ／Ｏ要求を受けると、コアプロセッサ１ａは、記憶手段３ａを参照して特定される、コアプロセッサ１ｂに対して、Ｉ／Ｏ要求の処理を依頼する。 （もっと読む）

【課題】共有メモリ方式のサイクリック伝送されているネットワークが複数存在する制御システムで、一つのネットワークの通信ノードから別のネットワークの通信ノードへ共有メモリ領域のデータを転送するリンク間転送の設定を人手によらず設定することができるデータ中継制御装置を得ること。
【解決手段】複数のネットワークにそれぞれ接続される複数のノード３１，３２と、複数のノード３１，３２間を通信路で接続するベースと、リンク間転送設定に基づいて、データを一のネットワークに接続されるノードから前記他のネットワークに接続されるノードに転送するリンク間転送制御部３５と、プログラムで使用されるメモリ領域に付されたラベルと、ラベルが演算前にデータを格納する動作か、演算後のデータの行き先となる動作かを示すフラグ情報と、を有するラベル割付情報に基づいて、リンク間転送設定を生成するリンク間転送設定生成部３３と、を備える。 （もっと読む）

【課題】一つのチップの機能ブロックから別のチップの機能ブロックへデータを転送する場合に、予め定められた機能ブロックからのデータについては、転送遅延が生じないようにする。
【解決手段】監視部３７は、第１の送信バッファ２５に蓄積されているデータ量が、所定のしきい値を超えていれば、第１のチップ１１と第２のチップ１３との間でデータの転送遅延が発生するとみなす。しきい値を超えれば、第２にチップ１３に配置された複数の第２の機能ブロックのうち予め定められた第２の機能ブロックについては、第２のチップ１３において、第２の送信バッファを経由させずに第２の追越用ラインを経由させ、第１のチップ１１において、第１の受信バッファ３５を経由させずに第１の追越用ライン３９を経由させて、宛先となる第１の機能ブロック１９へ転送させる。 （もっと読む）

【課題】メモリを共有する異なるノードにおけるメモリ資源・通信資源の使用効率を高める。
【解決手段】固有メモリに格納されたデータ値を更新し、更新された値が予め設定された共通初期値と異なる場合に更新された値と該値の固有メモリにおけるアドレスを送出する計算ノードと、共有メモリに格納されたデータを共通初期値で初期化するデータ初期化機能と、計算ノードから更新データが送り込まれた場合に前記更新データに基づき前記共有メモリにおける対応するアドレスのデータを前記更新値へと更新する共有メモリデータ更新機能を有するメモリ管理装置を備える。 （もっと読む）

【課題】データの共有やデータ転送のバッファリングを容易に行なうことが可能なマルチプロセッサを提供すること。
【解決手段】複数の共有ローカルメモリ５−０〜５−（ｎ−１）のそれぞれが、複数のプロセッサユニットＰＵ０〜ＰＵ（ｎ−１）（１−０〜１−（ｎ−１））の中の２つのプロセッサに接続されており、複数のプロセッサユニットＰＵ０〜ＰＵ（ｎ−１）（１−０〜１−（ｎ−１））と複数の共有ローカルメモリ５−０〜５−（ｎ−１）とがリング状に接続される。したがって、データの共有やデータ転送のバッファリングを容易に行なうことが可能となる。 （もっと読む）

【課題】データプロセッサコアのサイズ及び遅延を小さくすること。
【解決手段】データプロセッサが開示され、該データプロセッサが、該データプロセッサ外部のデータ経路を通して要求をルーティングすることによって該データプロセッサのローカルメモリをアクセスする。予約／修飾コントローラが、ローカルメモリをアクセスするための受信される要求に関連される特定動作を実行される。特定動作に加えて、データプロセッサコアのローカルメモリをアクセスするために予約／修飾コントローラに関連するメモリコントローラが相当するアクセス要求をデータプロセッサコアにルーティングする。 （もっと読む）

【課題】ローカル命令メモリのサイズを実質的に拡大する形態でローカル命令メモリを各プロセッサ間で共有できるマルチプロセッサシステムにおけるプロセッサを提供する。
【解決手段】第１ＣＰＵ１００は、メモリ共有モード設定レジスタ１０７に格納された情報を参照することで、第１ＣＰＵ１００が命令フェッチを行うアドレスが、ローカル命令メモリ先頭アドレスレジスタ１０３とローカル命令メモリ終了アドレスレジスタ１０４とで定義される領域内であるか、または、共有命令メモリ先頭アドレスレジスタ１０５と共有命令メモリ終了アドレスレジスタ１０６とで定義される領域内であるかを判定し、その判定の結果に基づいてセレクタ１０２を制御することで、命令メモリ１０１と命令メモリ２０１とを切り替え、切り替え後の命令メモリから命令をフェッチして実行する。 （もっと読む）

【課題】他の処理から見たときのアクセス処理によるオーバーヘッドを削減することを可能とするアクセス装置を提供する。
【解決手段】拡張ユニットと、前記拡張ユニットにアクセスする機能を有する１以上のアクセス装置と、を備える拡張記憶装置におけるアクセス装置であって、マルチコアＣＰＵ又は複数のＣＰＵにより当該アクセス装置に複数のコアが備わるようにし、第１のコアでは、拡張ユニットアクセス専用ファームウェアが実行され、第２のコアでは、拡張記憶装置ファームウェアが実行され、前記拡張ユニットアクセス専用ファームウェアは、前記拡張ユニットにアクセスする処理の少なくとも一部を前記第１のコアに実行させるものであり、前記拡張記憶装置ファームウェアは、前記第２のコアで実行されるプログラムと前記拡張ユニットアクセス専用ファームウェアとの仲介をする処理を前記第２のコアに実行させるものである。 （もっと読む）

【課題】複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法を提供する。
【解決手段】並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行し、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新するように構成されている。 （もっと読む）