【課題】回路規模の小さい除算回路を提供する。
【解決手段】本発明の除算回路は、被除数データが格納されたレジスタと、前記レジスタは、偶数のビット幅を有し、前記レジスタの半分のビット数で表現できる最大数の除数データで除算した商として、前記レジスタのビット幅を、上位側のビット幅と下位側のビット幅が同一となるように分割した場合の上位ビットのデータを算出するシフト除算部とを備える。 （もっと読む）

【課題】通信装置において、パケット長のチェック処理を高速に行う。
【解決手段】通信装置１は、２^β＋αの形式で表現される所定整数に１から２^βまでの整数をそれぞれ乗じて得た乗算値を２^βで除算して得られた商及び剰余を、該乗算値に対応付けて記憶する記憶部１１と、先ず、被除算数として実パケット長を設定し、被除算数が設定されると、被除算数を２^βで除算した商及び剰余を算出する除算部１３と、算出された剰余に対応する商を記憶部１１から取得し、取得した商を除算部１３によって算出された商から減算した減算値が所定整数より大であるか否かを判定する減算値判定部１４と、減算値が所定整数より大である限り減算値を被除算数として設定し、減算値が所定整数より大でない場合、除算部１３によって算出された商及び剰余の組み合わせが記憶部１１に存在すると、実パケット長が正常であると判定するデータ長判定部１５とを備える。 （もっと読む）

単一命令複数データ（ＳＩＭＤ）コンピュータプラットフォームにおいて、倍精度除算／逆数計算ベクトル計算を行うための方法及び方法について説明する。一実施形態において、入力独立変数は、指数部と小数部とで現される。小数部は、スケーリングされ、逆数にされ、そして、乗算されて、入力独立変数の逆数表現が生成される。一実施形態において、指数部を逆数にすることは、指数の符号を変更することにより実行されてもよい。その他の実施形態についても説明される。 （もっと読む）

【課題】演算ＴＡＴを短縮して、性能向上と消費電力低減効果を実現できる浮動小数点除算器を提供する。
【解決手段】浮動小数点除算器は、２進数の減算シフト型である。この浮動小数点除算器は、仮数繰り返し処理部２５０と、演算実行制御部２００とを具備する。仮数繰り返し処理部２５０は、入力オペランドにおける被除数の仮数の減算シフト処理により商と部分剰余とを生成する。演算実行制御部２００は、部分剰余に関して、演算実行処理における基数によって一意に決定される特定の位置のビット値を判定する。仮数繰り返し処理部２５０は、演算実行制御部２００の判定結果に基づいて、減算シフト処理の１回につき生成される商のビット数と部分剰余の左シフトビット数に対して、それぞれ２倍の商生成及び部分剰余の左シフト処理を行うことで、減算シフト処理回数を削減する。 （もっと読む）

【課題】 ０以上２²ⁿ−２以下（ｎは自然数）の数値Ｘを２ⁿ −１で除算する演算回路の提供。
【解決手段】 図３の演算回路は、入力部に入力された０以上２²ⁿ−２以下（ｎは自然数）の数値Ｘの上位ｎビット（すなわちＸ／２ⁿ ）と上記数値Ｘと２進数の数値１とを加算回路にて加算し、その演算結果の上位ｎビット（すなわち上記加算結果を２ⁿ で割った値）を出力部が出力する。この出力部に出力された数値は、数値Ｘを２ⁿ −１で除算した商とすることができる。 （もっと読む）

【課題】簡易な手順で高基数除算を実行可能にする。
【解決手段】補正値算出部１５は、被除数Ａに基づく被除数ゼロカウント値と除数Ｂに基づく除数ゼロカウント値とｎの値とに基づいて、ループカウント値の補正値を算出する。補正ループカウント値算出部１６は、被除数ゼロカウント値と除数ゼロカウント値と補正値とに基づいて、補正ループカウント値を算出する。被除数シフト部１７は、被除数Ａの絶対値を、被除数ゼロカウント値と補正値とに基づく桁数だけシフトする。除数シフト部１８は、除数Ｂの絶対値を、除数ゼロカウント値に基づいてシフトする。除算ループ処理部２０は、被除数シフト部１７からの出力値と除数シフト部１８からの出力値と補正ループカウント値とに基づいて、除算演算を実行する。 （もっと読む）

【課題】誤動作を確実に検出する。
【解決手段】前処理回路２は、演算対象となる数値をレジスタ１に格納する。解予測回路３は、レジスタに数値が格納されるごとに、レジスタ１に格納された数値に基づいて、演算対象となる数値の解の一部の桁の値である部分解を、上位の桁から順に予測する。中間値計算回路４は、解予測回路３で予測された部分解を用いた所定の演算により、中間値を示す数値を生成し、中間値に対して符号拡張により拡張符号ビットを付加した数値をレジスタに格納する。解生成回路５は、解予測回路３で予測された部分解を順次取得し、解を生成する。エラー検出回路６は、レジスタに格納された中間値の符号ビットと、拡張符号ビットとの値を比較し、不一致の場合にエラー信号を出力する。 （もっと読む）

【課題】除数の制限がなく、標数Ｐと標数２の何れの除算演算処理も回路規模を増加させずに実現できるようにする。
【解決手段】シフトレジスタ１２に格納された被除数Ａの上位桁から順にシフトしていって、被除数Ａの上位５ビットを見る。レジスタ３０は、現在の最高次の値であり、これが「１」となった時に減算が実行される。レジスタ３０の値が「１」になると、論理積素子３２〜３８は、レジスタ１４〜２２からの除数Ｂの値を出力し、排他的論理和素子４０〜４６において減算が実行される。レジスタ３０の出力は、そのままシフトレジスタ４８に格納され、これが商となる。このような処理動作は、被除数Ａの全ビットが出力されるまで実行され、被除数Ａがｍビットであればｍクロックで動作を止める。その時のレジスタ２４〜３０の値が剰余となり、レジスタ３０の値が最上位桁（ＭＳＢ）となる。 （もっと読む）

【課題】ハードウェア経費を削減することができる除算回路の提供。
【解決手段】許容誤差内の整数除算回路である信号処理装置はポインタ、第一の左シフタ、第二の左シフタ、減数器、乗数器、及び右シフタが含まれる。ポインタは除数の最上位ノンゼロビットを求めて、最上位バイト値を出力する。第一の左シフタは、第一の指数計数を生ずる為に最上位バイト値に従ってシフト操作を行う。第二の左シフタは、第二の指数係数を生ずる為に最上位バイト値に従ってシフト操作を行う。減数器は除数、第一の指数係数、第二の指数係数に従って乗数を計算し、乗数を乗数器に出力する。乗数器は入力値を乗数と掛け合わせその結果を右シフタに出力する。右シフタは計算結果を出力する。 （もっと読む）

【課題】除算の商を高速に算出すること。
【解決手段】ｍビットのレジスタを備えたプロセッサにより除数の逆数に被除数を乗じて商を導出するデータ処理方法において、上記除数に基づき、正規化係数ｎを導出し（ステップＳ１１）、上記除数に基づき、有効ｎビットの正規化逆数を導出し（ステップＳ１２）、上記被除数及び上記ステップＳ１１で導出した上記正規化係数ｎに基づき、多くとも有効ｍ−ｎビットの正規化被除数を導出し（ステップＳ１３）、上記ステップＳ１３で導出した上記正規化被除数と上記ステップＳ１２で導出した上記正規化逆数とを乗じ、多くとも有効ｍビットの乗算結果を導出し（ステップＳ１４）、上記ステップＳ１１で導出した上記正規化係数ｎに基づき、上記ステップＳ１４で導出した上記乗算結果から商を導出する（ステップＳ１５）。 （もっと読む）