【課題】情報処理に必要なビット操作が多様化し、必要な処理も複雑化している。
【解決手段】情報処理装置１０は入力レジスタ１２に格納されたデータをビットごとに操作し、その結果を出力レジスタ１４に格納する。セレクタ回路１８は、入力レジスタ１２からの１２８ビットの入力データから１ビットの出力データを選択する。アンド回路２０は、対応するセレクタ回路１８からのデータが有効な場合にのみ、当該データを出力レジスタ１４の対応するビットに出力する。制御信号生成器１６は各セレクタ回路１８に、選択すべきビットの番号を示すセレクト信号を入力するとともに、各アンド回路２０に、セレクタ回路１８から入力されたデータが有効か無効かを示す信号を入力する。 （もっと読む）

【課題】ＳＩＭＤマルチメディア処理を効率的に実装するために、複数の関連データ・アイテムを単一のＭＭＸレジスタ内に配置する。
【解決手段】プロセッサがレジスタの二組のセットを有し、第１のセットはデータのマトリクスをストアし、第２のセットは、データのマトリクスの転置されたコピーをストアする。第１のセットのいずれかの行のいずれかの部分が変更されたとき、第２のセット内の転置されたコピーの対応する列の部分が自動的に変更される。データのマトリクスをレジスタの第１のセットにストアし、レジスタの第１のセットは第１の数のレジスタを有し、各レジスタは第１の数のストレージ・ユニットを含み、各ストレージ・ユニットはマトリクスの要素をストアし、レジスタの第２のセット内に転置するステップであって、レジスタの第２のセットは第２の数のレジスタを有し、各レジスタは第２の数のストレージ・ユニットを包含する。 （もっと読む）

データ選択とデータ整列またはデータ複製とを組み合わせることを含む、多段階の多重化操作が開示される。ある具体的な実施形態では、方法は、多段階の多重化操作の第1の段階を実行するステップを含む。第1の段階の間に、第1のデータソースが、第1の複数のデータソースから選択される。第1のデータ整列操作と第1のデータ複製操作のうちの少なくとも1つも、第1の段階の間に選択された第1のデータソースからの第1のデータに対して、実行される。
（もっと読む）

【課題】効果的にデータをシャッフルするための方法及び装置を提供すること。
【解決手段】一実施例の方法は、Ｌ個のデータ要素を有する第１オペランドとＬ個の制御要素を有する第２オペランドとを受け取ることからなる。各制御要素に対して、当該制御要素により指定された第１オペランドデータ要素からのデータは、それのゼロクリアフィールドが設定されていない場合に関連付けされた結果のデータ要素位置にシャッフルされ、それのゼロクリアフィールドが設定されていない場合、関連付けされた結果のデータ要素位置にゼロが配置される。 （もっと読む）

【課題】処理速度の早いビット操作命令の提供。
【解決手段】ソースオペランドおよびデスティネーションオペランドを示す命令を受信する（１０１）。命令に呼応して結果をデスティネーションオペランドに格納する。結果オペランドは、第１範囲のビットと第２範囲のビットとを含んでよく、ここで第１範囲のビットの第１の端部は、命令により明示的に指定され、第１範囲の各ビットの値は、前記ソースオペランドの対応する位置にあるビットの値と等しく、第２範囲のビットは全て、前記ソースオペランドの対応する位置にあるビットの値に関わらず、同じ値を持ってよい（１０２）。命令の実行は、結果における第１範囲のビットの位置に関わらず、ソースオペランドの対応する位置にある同じ値のビットに対して結果における第１範囲を移動させることなく、完了してよい（１０３）。 （もっと読む）

【課題】複数コプロセッサへの命令のビット空間をよりよい方法にする。
【解決手段】プロセッサに基づくシステム２２はメイン・プロセッサ２４および複数のコプロセッサ２６を含む。コプロセッサ２６によって実行されるデータ処理動作を指定するメイン・プロセッサ２４のコプロセッサ命令は、ターゲット・コプロセッサを識別するためのコプロセッサ識別フィールドを含む。データ要素はソース・レジスタからデスティネーション・レジスタへブロードキャストされる。データ要素のサイズ指定は、２つのビットがバイト（８ビット），ハーフ・ワード（１６ビット），ワード（３２ビット）およびダブル・ワード（６４ビット）を含む４つのデータ・サイズのうちの１つを示し、他の２ビットは飽和タイプを示す。 （もっと読む）

【課題】ＳＩＭＤ処理に係るデータ処理装置及び方法を提供する。
【解決手段】データ処理装置及び方法は、データ要素に対するデータ処理操作を並列に実行するために提供される。データ処理装置は、データ要素を記憶することができる複数のレジスタを有するレジスタデータ記憶装置と、データ要素に対するデータ処理操作を実行することができる処理ロジックとを備えている。デコーダは、データ要素サイズの倍数であるレーンサイズとデータ要素サイズとを識別するデータ処理命令を復号することができる。更に、デコーダは、前記レジスタの少なくとも１つにおいて、並列処理の多数のレーンをレーンサイズに基づいて定義するように処理ロジックを制御することができると共に、処理ロジックは、並列処理の各前記レーン内部のデータ要素に対するデータ処理操作を並列に実行することができる。 （もっと読む）

【課題】ＳＩＭＤ処理に係るデータ処理装置及び方法を提供する。
【解決手段】データ処理装置(2)は、データ要素を記憶することができるレジスタデータ記憶装置と、生成された定数を伴いそれに引き続き関連付けられたデータ数値を有する命令を復号することができる命令デコーダ(14,16)と、命令デコーダ(16)により復号されたデータ処理命令に応答して並列処理レーン内部で少なくとも１つのソースオペランドに対してデータ処理を実行することができるデータプロセッサ(18)とを備え、データプロセッサは、生成された定数及び関連付けられたデータ数値を伴う復号された命令に応答して関連付けられたデータ数値の少なくともデータ部分(1210)を拡張することができ、拡張は、少なくとも１つのソースオペランドの内の１つを形成する生成された定数(1240)を伴う命令に応答すると共に選択された機能に基づいて定数(1240)を生成するように実行される。 （もっと読む）

【課題】従来の情報処理システムでは、複数の演算ユニットにおける演算の組み合わせの自由度が低い問題があった。
【解決手段】本発明の情報処理システムは、プログラムに応じた情報処理を行う情報処理システムであって、第１の入力値と第２の入力値とに対して第１の演算を行う第１の演算器と、第１の入力値と第２の入力値とに対して第２の演算を行う第２の演算器と、第１の演算器が出力する第１の出力値と第２の演算器が出力する第２の出力値とのいずれか一方を選択信号ＳＣ０に基づき選択して出力するセレクタと、をそれぞれ含む複数の演算ユニットを有する実行ユニットＥＸ１と、演算命令Ｓ１をデコードして演算ユニット毎の選択信号ＳＣ０の値を決定するデコーダ２１と、を有し、デコーダ２１は、プログラム毎に演算命令Ｓ１に対応する選択信号ＳＣ０の値を決定する。 （もっと読む）

【課題】効果的にデータをシャッフルするための方法及び装置を提供すること。
【解決手段】一実施例の方法は、Ｌ個のデータ要素を有する第１オペランドとＬ個の制御要素を有する第２オペランドとを受け取ることからなる。各制御要素に対して、当該制御要素により指定された第１オペランドデータ要素からのデータは、それのゼロクリアフィールドが設定されていない場合に関連付けされた結果のデータ要素位置にシャッフルされ、それのゼロクリアフィールドが設定されていない場合、関連付けされた結果のデータ要素位置にゼロが配置される。 （もっと読む）