【課題】複数のＰＥを備えた並列型ＳＩＭＤプロセッサにおいて並列性の高い行列転置方法等を提供する。
【解決手段】プロセッサ装置は、各ＰＥ方向に行ベクトルデータが配列され、かつ各ＰＥ内レジスタ方向に列ベクトルデータがそれぞれ配列された複数個の行列データの数学的転置を行うときに、各ＰＥ間のレジスタ参照、格納又は移動を行う単一命令複数データ型の演算命令を用いて、対角位置の要素データ又はベクトルデータの移動をして交換を行うステップを含み、行列に含まれる２のべき乗次の部分行列を対象にして、最小２次の行列（２×２要素）では対角要素データの移動又は交換を行い、上位のべき乗次数の部分行列では対角位置の下位の部分行列の要素データ群をブロックとして一括に移動又は交換し、これらの手順を上位次数から最小次数まで、又は最小次数から上位次数まで順次繰り返して行って複数の行列データを一括して並列同時に転置処理する。 （もっと読む）

【課題】本発明の課題は、マイクロプロセッサアーキテクチャの命令セットアーキテクチャにおいて使用される効果的なベクトルマスク生成技術を提供することである。
【解決手段】本発明によると、上記課題は、ベクトルマスクを格納するための第１処理を検出する第１ロジックと、前記第１処理より以前のベクトルマスク値を生成するための最新の第２処理を特定する第２ロジックと、前記第２処理が特定される場合、前記第１処理の実行を回避する第３ロジックとから構成されることを特徴とするプロセッサにより解決される。 （もっと読む）

データ選択とデータ整列またはデータ複製とを組み合わせることを含む、多段階の多重化操作が開示される。ある具体的な実施形態では、方法は、多段階の多重化操作の第1の段階を実行するステップを含む。第1の段階の間に、第1のデータソースが、第1の複数のデータソースから選択される。第1のデータ整列操作と第1のデータ複製操作のうちの少なくとも1つも、第1の段階の間に選択された第1のデータソースからの第1のデータに対して、実行される。
（もっと読む）

【課題】効果的にデータをシャッフルするための方法及び装置を提供すること。
【解決手段】一実施例の方法は、Ｌ個のデータ要素を有する第１オペランドとＬ個の制御要素を有する第２オペランドとを受け取ることからなる。各制御要素に対して、当該制御要素により指定された第１オペランドデータ要素からのデータは、それのゼロクリアフィールドが設定されていない場合に関連付けされた結果のデータ要素位置にシャッフルされ、それのゼロクリアフィールドが設定されていない場合、関連付けされた結果のデータ要素位置にゼロが配置される。 （もっと読む）

シフトおよびＸＯＲ演算を実行する方法および装置が開示される。一実施形態では、装置は、第１の命令を実行する実行リソースを含む。第１の命令に呼応して、実行リソースは、少なくとも１つの値にシフトおよびＸＯＲを行う。 （もっと読む）

【課題】命令処理装置の実行部において、並列処理および／または投機的な実行を制限し、時間がかかるキャリーフラグの読み出しを伴うことなく、回転命令を実行できるようにする。
【解決手段】ソースオペランドと回転量とを示す回転命令を受信し（２２１）、回転命令が示すデスティネーションオペランドに、回転量で回転させたソースオペランドを有する結果を格納する（２２２）ことにより、キャリーフラグの読み出しを伴わずに回転命令の実行を完了する（２２３）。 （もっと読む）

【課題】容易な演算処理でＥＭＩを軽減させることができる情報処理装置および画像信号処理方法を提供する。
【解決手段】ＧＰＵ１１４は、データ入れ替え処理部３００に入力された画像信号を、例えば表示された画面上の１ドットを１構成画素単位（例えば、４ｂｉｔ、８ｂｉｔ等、またはＲＧＢ（カラーモデル）の画素単位等でもよい）として画像信号の記憶メモリに順次、書き込む。データ入れ替え処理部３００は、画像信号の記憶メモリに書き込むべき順番で時系列に配置し、ＧＰＵ１１４に対して出力する。ＧＰＵ１１４は、表示部であるＬＣＤ１７に画像信号を出力する制御等を行う。 （もっと読む）

【課題】動作速度を向上出来る演算器及び半導体集積回路装置を提供すること。
【解決手段】複数ビットを一つのデータ単位Ｓ０〜Ｓ３とするＳＩＭＤ命令を、複数の処理サイクルＰＳ１、ＰＳ２により実行する演算器１０であって、前記データ単位Ｓ０〜Ｓ３間でのビットの移動を伴うことなく、それぞれ前記データ単位Ｓ０〜Ｓ３毎に第１演算を行う複数の第１演算部１１−０〜１１−３と、前記データ単位Ｓ０〜Ｓ３間でのビットの移動を伴う第２演算を行う第２演算部１２とを具備し、前記第１演算と前記第２演算とにより前記ＳＩＭＤ命令が実行され、且つ前記第１演算と前記第２演算とは、互いに１処理サイクル以上のレイテンシを有して実行される。 （もっと読む）

順列演算を実行するための順列回路を有する処理回路と、データを格納するための複数のレジスタを有するレジスタバンクと、プログラム命令に応答して処理回路を制御し、データ処理演算を実行する制御回路と、を含む処理データのための装置が提供される。制御回路は、制御生成命令に応答して、ビットマスクに基づいて制御信号を生成し、入力オペランドに対して順列演算を実行するための順列回路を構成するように構成される。ビットマスクは、第１の順序を有する第１のグループのデータ要素と第２の順序を有する第２のグループのデータ要素とを前記入力オペランド内で特定し、順列演算は、前記第１の順序と前記第２の順序とのうちの一方を保存するが、前記第１の順序と前記第２の順序とのうちの他方を変える。
（もっと読む）

【課題】 ＲＯＴＡＴＥ ＴＨＥＮ ＩＮＳＥＲＴ ＳＥＬＥＣＴＥＤ ＢＩＴＳファシリティ及びそのための命令を提供する。
【解決手段】 コンピュータを動作させる方法において、Ｚビットを有するｒｏｔａｔｅ−ｔｈｅｎ−ｉｎｓｅｒｔ命令が、フェッチ及び実行され、第１レジスタの第１オペランドがある量だけ回転される。Ｚビットが「０」である場合、ブール演算の結果の選択された部分が第２レジスタの第２オペランドの対応するビットに挿入される。Ｚビットが「１」である場合、挿入されたビットに加えて、第２オペランドの挿入されたビット以外のビットが０に設定される。 （もっと読む）