【課題】容量変化比を大きくしてもエピタキシャル不純物濃度を低下させることなく製造でき、直列抵抗を大きくすることなく、又、Ｃ−Ｖ直線性の良好な可変容量ダイオードを提供する。
【解決手段】Ｐ^＋半導体領域からなるアノード領域の中心から外側（又は、Ｐ^＋アノード領域の外側から中心）に段階的にＰ^＋半導体領域からなるアノード領域のトレンチ間隔が広がっていく構造を有し、中心のトレンチ構造のＰ^＋アノード領域からその外側にむかって（又は、外側のトレンチ構造のＰ^＋半導体領域からなるアノード領域からその中心にむかって）順番に空乏層が繋がっていきＰＮ接合容量を減らしていく。 （もっと読む）

【課題】安定した通信処理を可能にする半導体集積装置を提供する。
【解決手段】例えば、フロントエンド回路の内部回路であり、ＰＬＬ回路等の基準発振信号を生成するディジタル制御水晶発振回路内に、基準周波数を調整するためのバラクタダイオードＰＮ＿ＶＤ１を内蔵する。ＰＮ＿ＶＤ１は、所謂ＳＯＩ構造を備えた半導体層ＤＦに形成し、埋め込み絶縁層ＩＳ１から順に、ｎ⁻型半導体領域（Ｎ⁻）、ｐ型半導体領域（Ｐ）、ｎ^＋型半導体領域（Ｎ^＋）の構造とし、この（Ｎ^＋）に周波数調整ノードとなるカソードノードＣＤを接続する。また、ｎ^＋型半導体領域（Ｎ^＋）の両側には、（Ｐ）に接続するｐ^＋型半導体領域（Ｐ^＋）を形成し、この（Ｐ^＋）に、グラウンド電圧ＧＮＤが印加されるアノードノードＡＤを接続する。これによって、半導体基板ＳＵＢからＩＳ１を介して周波数調整ノードに伝達するノイズを抑えることが可能となる。 （もっと読む）

接合領域を有するバラクタ素子（Ｄ１；Ｄ２）において、逆バイアス電圧がバラクタ素子に与えられるときバラクタ素子の空乏キャパシタンスが変化する。バラクタ素子（Ｄ１；Ｄ２）は例えば接合領域に予め定められたドーププロフィールを提供することによって得られる指数空乏キャパシタンス−電圧特性を有している。バラクタ素子（Ｄ１；Ｄ２）は狭いトーン間隔のバラクタスタック構成で使用されることができ、２つのバラクタ素子（Ｄ１；Ｄ２）は逆方向直列接続構造で接続される。制御ノードと各２つのＲＦ接続ノード間のベースバンド周波数成分のための低インピーダンスパスを与える。基本および高次の高調波周波数成分のための高インピーダンスパスが与えられ、基本および高次高調波周波数では高いインピーダンスパスが与えられる。 （もっと読む）

【課題】カソード共通で１パッケージに２つの可変容量ダイオードが内蔵された素子をＬＣ共振回路に使用する場合、直流的にＨレベルになるポイントと高周波的にＨレベルとなるポイントが異なるため、直流カットのためのコンデンサや、高いインピーダンスのバイアス抵抗が必要であり、基板実装面積の削減が進まず、セットのコストダウンが図れない問題があった。
【解決手段】カソード共通にした２つの可変容量ダイオードのアノード端子間に、高いインピーダンスの抵抗を接続し、１パッケージに封止する。抵抗は可変容量ダイオードのｐ−領域間に拡散領域にて形成するか、ポリシリコンでチップ上に配置できるので、可変容量ダイオードのチップサイズを維持したまま抵抗を内蔵させることができる。これにより高いインピーダンスのバイアス抵抗を別途設ける必要がなく、基板実装面積の削減および、セットのコストダウンを図ることができる。 （もっと読む）

【課題】 テレビチューナーをはじめとしたチューナーセット等の小型化を実現できる技術を提供する。
【解決手段】 所望の容量変化を得るための逆バイアス電圧の範囲において、電源電圧を昇圧するＤＣ／ＤＣコンバータと併せて用いる駆動電圧が約２５Ｖの可変容量ダイオードの容量変化比と同程度の容量変化比となる逆バイアス電圧に対する容量変化特性を有し、電源電圧以下の駆動電圧（約５Ｖ）で駆動する可変容量ダイオードを用いる。それによって、昇圧用のＤＣ／ＤＣコンバータを省略する。 （もっと読む）

【課題】 定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】 本発明の整流素子１０は、ワイドバンドギャップ半導体よりなるｎ^-半導体層２と、ｎ^-半導体層２内に形成され、かつ平面的に見てｎ^-半導体層２を囲むように形成されたｐ型半導体層５ａ，５ｂと、ｎ^-半導体層２とショットキー接触し、かつｐ型半導体層５ａ，５ｂと電気的に接続されたショットキー電極３と、ショットキー電極３とは異なる電位を印加可能であり、かつｎ^-半導体層２に電気的に接続されたカソード電極４とを備えている。ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 （もっと読む）

【課題】加熱処理によるリードフレーム上へのペレットのマウント後のプロセスによりペレット内に発生したチャージを散らして、半導体装置の品質を向上させる。
【解決手段】４００℃以上の温度に加熱されたヒートブロック上に載置されたリードフレーム１５のアイランド上にペレット１ａの裏面を擦りつけて、ペレット１ａをリードフレーム１５に接着する際、加熱によりペレット１ａ内のチャージが正と負とに分かれて配列しても、その後、ペレット１ａに紫外線を照射することにより、配列したチャージを散らして空乏層の生成を解消し、半導体装置に備わるｐｎ接合の容量の変動を防止する。 （もっと読む）

【課題】縦型エピタキシャル成長装置を用いて半導体基板の主面上にエピタキシャル成長させる結晶膜の厚さの均一性を向上させる。
【解決手段】石英ノズル１９ａの４箇所にそれぞれ縦方向に配置される５つのガス穴から反応ガスを供給し、サセプタを回転させ、高周波誘導コイルでサセプタを加熱することにより半導体基板を加熱し、サセプタ上に置いた半導体基板の主面上にシリコン結晶膜をエピタキシャル成長させる製造工程において、石英ノズル１９ａの４箇所にそれぞれ縦方向に配置される５つのガス穴を楕円形ガス穴２０ａまたは円形ガス穴２０ｂとし、楕円形ガス穴２０ａと円形ガス穴２０ｂとを縦方向に交互に配置する。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。
【解決手段】 Ｐ型Ｓｉ基板上のＰＮ接合バラクタの形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板上に低濃度のＮ型Ｓｉ層を形成する。Ｎ型Ｓｉ層は約１０００〜１２００℃でエピタキシャル成長させるため、埋め込み型不純物層中の不純物がＮ型Ｓｉ層側にせり上がってくるが、表面にカーボンが導入されているバラクタ形成領域は埋め込み不純物層からの不純物拡散が抑制され、リンのせり上がりを抑制できる。 （もっと読む）

【課題】ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保する。
【解決手段】１つの共通の半絶縁性基板１上に、ＨＢＴ２０とバラクタダイオード２１とを形成したマイクロ波モノリシック集積回路において、ＨＢＴとバラクタダイオード２１とに共通するコレクタ層を、コレクタコンタクト層４側に位置する第１のコレクタ層２２ａ、２２ｂと、反コレクタコンタクト層側に位置する第２のコレクタ層２３ａ、２３ｂとで構成し、さらに、第１のコレクタ層のキャリア濃度を第２のコレクタ層のキャリア濃度より高く設定している。そして、バラクタダイオード２１においては、第２のコレクタ層２３ｂ上にショットキー電極２４を形成する。 （もっと読む）