【目的】 面積や遅延等の問題を解決する自己同期論理回路を提供すること。
【構成】 論理回路100のいずれかの入力信号対Xi.t,Xi.fが無効の(0,0)である時、関数の他の入力が故障/テストの(1,1)でなければ出力信号対Yj.t,Yj.fが無効の(0,0)となり、いずれかの入力信号対(Xi.t,Xi.f)が故障/テストの(1,1)の時、出力信号対(Yj.t,Yj.f)が故障/テストの(1,1)となり、全ての入力信号対Xi.t,Xi.fが(0,0)あるいは(1,1)ではない時、出力信号Yjが「0」の時、出力信号対Yj.t,Yj.fが(1,0)となり、出力信号Yjが「1」の時、出力信号対(Yj.t,Yj.f)が(0,1)となる。
【効果】 遅延時間が小さく、面積が小さい自己同期システムを実現することができる。 （もっと読む）

【目的】 異なるボルトで作動するよう設計されたチップ同士を簡単にインタフェースさせること。
【構成】 ＶＯ−ＶＰがその閾電圧を超えた時にトランジスタＱ１がオンになる問題を解決するためにＶＦＧフローティングゲート回路が提供される。ＶＯがバイアス電圧Ｖｄｄ以下であれば、ＶＦＧ電圧はＶＰとなろう。しかし、ＶＯがＶｄｄを上回ると、ＶＦＧ電圧はＶＯに追従してＶＯと等しくなる。このように、ＶＦＧ回路はＶＯが３．３ボルト以上の論理１である時にトランジスタＱ１がオンになることを妨ぐ。同様に、トランジスタＱ１の寄生ダイオードの前傾斜の問題を解決するために、ＶＦＷフローティングウェル回路を提供する。ＶＯがＶｄｄ以下の時は、ＶＦＷの電圧はＶｄｄと等しい。しかし、ＶＯがＶｄｄを上回ると、ＶＦＷはＶＯに追従してＶＯに等しくなる。ＶＦＷ回路はＶＯがＶｄｄを上回る論理１である時にトランジスタＱ１の寄生ダイオードが前傾斜するのを防ぐ。 （もっと読む）

本発明は、出力バッファ、及び入／出力バッファを提供し、それらは、バス電圧が大きさで内部電源電圧を越えた場合、又はバッファがパワーダウンされた場合、バスから内部電源への電荷漏洩を遮断する。絶縁トランジスタ（１４０）が、内部電源（ＶＤＤＩ）と、バスに接続される出力端子（ＹＩＯ）との間で、プルアップ・トランジスタ（１３０）と直列に接続される。イネーブル信号（ＥＮ）、及びデータ入力信号（Ａ）に応答して、プルアップ・トランジスタ（１３０）を制御する回路が又、絶縁トランジスタ（１４０）も制御して、その結果ドライバが禁止され、プルアップ・トランジスタ（１３０）がオンである場合、絶縁トランジスタ（１４０）も又オンであり、それによりプルアップ・トランジスタ（１３０）が出力端子（ＹＩＯ）を駆動可能となる。別のトランジスタ（１４６）が回路と絶縁トランジスタ（１４０）のゲートとの間に設けられ、ドライバが禁止された場合、回路からゲートを絶縁する。従って、ドライバが禁止された場合、回路は絶縁トランジスタを制御しない。代わりに、絶縁トランジスタ（１４０）のゲートと出力端子（ＹＩ０）との間に接続された、通過トランジスタ（１５６）により、絶縁トランジスタ（１４０）が制御される。ドライバが禁止された場合、通過トランジスタ（１５６）はオフである。ドライバが禁止され、出力端子上の電圧が、大きさで所定値を越えた場合、通過トランジスタ（１５６）はオンになり、絶縁トランジスタ（１４０）をオフにする。絶縁トランジスタ（１４０）は、幾つかの実施例において、ＰＭＯＳトランジスタである。絶縁トランジスタ（１４０）のドレインは、そのバックゲートに接続されて、ドレイン／バックゲート間ダイオードをオフにする。 （もっと読む）