【課題】サージ印加時における内部回路の誤動作を防止する。
【解決手段】半導体チップ（１０）は、複数のパッド（Ｐ１１、Ｐ１２）と、複数のパッド（Ｐ１１、Ｐ１２）と電源ライン（１５、１６）との間に接続された複数の静電破壊保護素子（１１Ｈ、１１Ｌ、１２Ｈ、１２Ｌ）と、複数のパッドのうち少なくとも２つのパッド（Ｐ１１、Ｐ１２）に現れる印加電圧（Ｓ１１、Ｓ１２）が同一の論理レベルか否かを監視するサージ検出部（１３）と、サージ検出部（１３）の検出結果（Ｓ１３）に応じてその動作が許可／禁止される内部回路（１４）と、を有する。 （もっと読む）

【課題】 パワーオンまたはパワーダウンを検出するリセット回路を誤動作することなく動作させ、パワーオン時にリセット信号を正常に出力する。
【解決手段】 電源検出回路は、電源電圧が第１電圧を超えたときにパワーオン状態を示すパワーオン信号を活性化するとともに、初期化信号の活性化中に初期化される。スタータ回路は、電源電圧線と接地線の間に直列に配置された抵抗素子、遮断スイッチおよびキャパシタを有し、抵抗素子と遮断スイッチとを接続する第１接続ノードから初期化信号を出力する。遮断スイッチは、パワーオン信号の活性化中にオフする。このため、パワーオン状態中に、抵抗素子を介してキャパシタが充電されることを防止できる。この結果、キャパシタのＴＤＤＢの劣化を確実に防止でき、リセット回路を搭載する半導体装置およびシステムの誤動作を防止できる。 （もっと読む）

【課題】通常動作時の速度低下や消費電力の増大を招くことなく、電源遮断後もデータを不揮発的に保持することが可能であり、かつ、信頼性や利便性の高いデータ保持装置を提供する。
【解決手段】データ保持装置は、ループ状に接続された複数の論理ゲートＮＡＮＤ３、ＮＡＮＤ４を用いてデータを保持するループ構造部ＬＯＯＰと、強誘電体素子のヒステリシス特性を用いてループ構造部ＬＯＯＰに保持されたデータを不揮発的に記憶する不揮発性記憶部ＮＶＭと、ループ構造部ＬＯＯＰと不揮発性記憶部ＮＶＭとを電気的に分離する回路分離部ＳＥＰと、複数の論理ゲートは、それぞれ、所定のセット信号ＳＮＬ及びリセット信号ＲＮＬに応じて、任意の出力論理レベルにセット／リセットされるものであり、不揮発性記憶部ＮＶＭに記憶されたデータに基づいて、セット信号ＳＮＬ及びリセット信号ＲＮＬを生成するセット／リセット制御部ＳＲＣを有する。 （もっと読む）

【課題】複数の機能を短時間で切りかえ可能なＰＬＤを提供する。
【解決手段】ＰＬＤ１００は、ｎ（ｎは２以上の整数）個のコンテキストを切りかえ可能である。マルチコンテキストメモリ２０は、ｎ個のコンテキストを定義するｎ個のコンフィギュレーションデータＣＯＮＦ_１〜ＣＯＮＦ_ｎを不揮発的に記憶する。（ｍ×ｎ）個のメモリセルＭはそれぞれが対応する制御ラインＣＬおよび対応するビットラインＢＬに割り当てられている。メモリセルＭは、対応する制御ラインＣＬが選択されたとき、対応するビットラインＢＬを介してアクセス可能となる。ｍ個のセンスアンプは、対応するビットラインＢＬに生ずる信号を、リコンフィギュアラブル回路１０に出力する。 （もっと読む）

【課題】書き込み回数に制限がなく、回路規模の増加に対して消費電力を抑制することができる半導体集積回路を提供する。
【解決手段】ルックアップテーブル１０１とフリップフロップ１０２Ａのラッチ回路以外の回路構成部との電源供給経路を分離し、ルックアップテーブル１０１とラッチ回路以外の回路構成部とを別個に電源制御する電源コントローラ１０９及び電源制御回路１１１を備える。 （もっと読む）

【課題】電源が遮断されても機能を維持可能なＰＬＤを提供する。
【解決手段】リコンフィギュアラブル回路１０は、その回路形態がコンフィギュレーションデータＣＯＮＦに応じて設定される。コンフィギュレーションメモリ２０は、リコンフィギュアラブル回路１０と付随して設けられ、リコンフィギュアラブル回路１０のコンフィギュレーションを設定するコンフィギュレーションデータＣＯＮＦを保持する。コンフィギュレーションメモリ２０は、コンフィギュレーションデータＣＯＮＦの各データを保持する複数のメモリセルを含む。各メモリセルは、フリップフロップＦＦと、対応するフリップフロップの状態を保持する不揮発性メモリＭｎｖを含む。複数のメモリセルのフリップフロップは、デイジーチェインを構成するように直列に接続され、コンフィギュレーションデータＣＯＮＦが、当該デイジーチェインを経由してロード可能に構成されている。 （もっと読む）

【課題】最大カウント値を大きくすると、カウンタ回路の規模が増大する。
【解決手段】駆動部２０は、所定のイベントが発生するごとに、所定回数、極性を交互に反転させながら強誘電体１０に駆動電圧Ｖｄｒｖ１、Ｖｄｒｖ２を印加する。判定部３０は、強誘電体１０の分極量を測定し、イベントの発生回数を判定する。この判定部３０は、電気的信号が印加されたことに起因する強誘電体１０の疲労特性を利用して、経過時間が所定のしきい値を超えたか否かを判定する。 （もっと読む）

【課題】通常時の速度低下や消費電力の増大を招くことなく、電源遮断後もデータを不揮発的に保持することが可能であり、かつ、どのような電源電圧を必要とするデバイスにも好適に組み込むことが可能なデータ保持装置を提供する。
【解決手段】データ保持装置において、ループ状に接続された論理ゲートを用いてデータを保持するループ構造部ＬＯＯＰと、強誘電体素子のヒステリシス特性を用いてループ構造部ＬＯＯＰに保持されたデータを不揮発的に記憶する不揮発性記憶部ＮＶＭは、互いに異なる電源電圧ＶＤＤ１、ＶＤＤ２の供給を別個に受けて駆動されるものであり、両者を電気的に分離する回路分離部ＳＥＰは、ループ構造部ＬＯＯＰと不揮発性記憶部ＮＶＭとの間でやり取りされるデータの電圧レベルを変換するレベルシフタ（ＩＮＶ６、ＩＮＶ７）を有して成る。 （もっと読む）

【課題】 遅延時間が変更可能な不揮発性の遅延回路を提供する。
【解決手段】 強誘電体キャパシタの一端は、バッファ回路に接続される。強誘電体キャパシタの他端には、第１スイッチ回路を介して第１電圧が供給され、あるいは第２スイッチ回路を介して第１電圧と反対の論理レベルに対応する第２電圧が供給される。リセット制御回路は、リセット期間にバッファ回路に信号を出力することで強誘電体キャパシタの一端に第１電圧を与えるとともに、第１スイッチ回路をオフし、第２スイッチ回路をオンする第１スイッチ制御信号を出力する。また、リセット制御回路は、通常動作期間に第１スイッチ回路をオンし、第２スイッチ回路をオフする第２スイッチ制御信号を出力する。リセット期間に設定された分極値は電源がオフしても保持されるため、遅延時間が変更可能な不揮発性の遅延回路を実現できる。 （もっと読む）

【課題】ラッチ回路のデータ信号を強誘電体キャパシタに保持させる半導体集積回路において、強誘電体キャパシタのインプリント特性の劣化を防止すること。
【解決手段】データ信号Dを保持する信号保持部１２と、信号保持部１２にスイッチTR1、TR2を介して電気的に接続された強誘電体キャパシタF1、F2とを備えたラッチ回路１０を有し、所定の期間内のみスイッチスイッチTR1、TR2をオン状態にし、データ信号Dの電位に応じた残留分極量を強誘電体キャパシタF1、F2に保持させる半導体集積回路による。 （もっと読む）