【課題】エラー検出率が高い、小規模のカウンタ回路を提供する。
【解決手段】カウンタ回路は、数値をカウントし、カウント値を出力する第１のカウンタと、前記第１のカウンタと同期して、該第１のカウンタにより出力された前記カウント値のビットエラーを検出するためのチェック信号を、前記第１のカウンタの内部信号を使用せずに生成する第２のカウンタと、前記第２のカウンタにより生成された前記チェック信号を使用して前記第１のカウンタにより出力された前記カウント値のビットエラーを検出する検出手段と、を有する。 （もっと読む）

【課題】ＣＭＯＳ技術で比較的簡単な構造をもち、非常に高い周波数で動作するデュアル・モジューラス・プリスケーラ回路を提供する。
【解決手段】２つのＤ型フリップ・フロップ１２、１３、及びその２つのフリップ・フロップの間の負帰還内に配置された２つのＮＡＮＤロジック・ゲート１５、１６で形成されているアセンブリを含む。２つのフリップ・フロップは、分周された出力信号ＯＵＴを与えるために入力クロック信号ＣＫでクロックされ、その出力信号の周波数は、第１のＮＡＮＤロジック・ゲート１５の入力に与えられる分周モード選択信号ｄｉｖｂに応じて２又は３で分周される。３つのアクティブ・ブランチを伴う第３のフリップ・フロップ１４は、第２のフリップ・フロップの非反転出力信号によってクロックされる反転出力にモード選択信号を与えるために入力に反転モード選択信号ｄｉｖを受ける。 （もっと読む）

【課題】
連動信号を相互に通信していない連動式カウンタが含まれていても、他の連動式カウンタが出力した連動信号に合わせて常時カウント数を調節することができる連動式カウンタを実現することを目的とする。
【解決手段】
第９６図に示すように、連動式カウンタ４０１を、同期式カウンタ４１１、終り値判定用論理ゲート４１２及びイネーブル信号用論理ゲート４１６から構成されるカウンタ部分と、連動信号増幅用論理ゲート４１３、連動信号用ラッチ回路４１４及び連動信号用論理ゲート４１５から構成される連動部分と、から構成する。 （もっと読む）

【課題】遅延フリップフロップの個数を少なくして、消費電流を低減したグレイコードカウンタを提供する。
【解決手段】グレイコードカウンタは、グレイコードの各ビットＱ３，Ｑ２，Ｑ１，Ｑ０を保持する４つのＤＦＦ１１，１２，１３，１４、参照ビットＱｂを作成するための参照ビット作成回路３０、（Ｑｂ，Ｑ０，Ｑ１）をデコードするデコード回路を備えている。４つのＤＦＦ１１，１２，１３，１４はリセット信号ＲＥＳＥＴでリセットされ、基準クロックＣＬＫに同期してデータを保持し、かつ遅延する。つまり、ＤＦＦ１１，１２，１３，１４は、基準クロックＣＬＫの立ち上がりに同期して、データ入力端子Ｄからあるデータを取り込んで保持し、次の基準クロックＣＬＫの立ち上がりに同期してそのデータをデータ出力端子Ｑから出力する。 （もっと読む）