国際特許分類[H03M13/53]の内容
電気 (1,674,590) | 基本電子回路 (63,536) | 符号化,復号化または符号変換一般 (10,763) | 誤りの検出または誤りの訂正のための符号化,復号化または符号変換;符号理論の基本的仮定;符号化の限界式;誤り確率の評価方法;通信路モデル;符号のシミュレーションまたは試験 (2,253) | 13/01から13/37までのグループに分類されない,誤り検出,前方向誤り訂正,あるいは誤り保護 (53) | フィボナッチ数系列を用いる符号 (3)
国際特許分類[H03M13/53]に分類される特許
1 - 3 / 3
バス内のクロストークを低減する方法及び装置、並びにデータワードをコードワードに符号化する方法
【課題】本発明の実施形態は、符号化/復号器(コーデック)を使用して禁止パターンなし(FPF)コードワードを生成する方法を説明する。
【解決手段】まず、本方法は、データワードをフィボナッチ記数法空間にマッピングすることによって、データワードを符号化してFPFコードワードを生成する。さらに、FPFコードワードはバスの隣接するラインを介して送信され、バスから受信されると復号されてデータワードが復元され、バス上のすべてのクロストークがなくなる。
(もっと読む)
ビット・ストリームの変調コーディング及びデコーディング方法、装置、及びシステム(変調コーディング及びデコーディング)
【課題】 2進入力データ・ストリームの変調コーディング方法及び装置を提供する。
【解決手段】 4進列挙型エンコーディング・アルゴリズムが前記入力ビット・ストリームに適用され、それによって一連の4進出力シンボルが生成される。前記4進アルゴリズムは、前記入力ビット・ストリームの奇数インターリーブ及び偶数インターリーブにおけるフィボナッチ・コードをそれぞれ同時にエンコードするように動作可能である。次に、連続する各4進出力シンボルのビットがインターリーブされ、それによってグローバル・ラン・レングス制約及びインターリーブ・ラン・レングス制約を有する出力ビット・ストリームが生成される。前記4進出力シンボルのビット反転により、逆連結変調システムで使用されるPRML(G,I)コードの場合と同様に、(G,I)制約を有する出力ビット・ストリームが生成される。対応するデコーディング・システムも提供される。
(もっと読む)
ショート・ブロック・エンコーダを用いたデータ変調方式
【課題】本発明は、ショート・ブロック・エンコーダを用いたデータ・ストリームに変調制約を適用するための技術を提供する。
【解決手段】ショート・ブロック・エンコーダ101は、データ・ストリーム内のビットのサブセットをエンコードする。その後、データ・ストリーム内の偶数及び奇数のインターリーブは2つのデータ経路に分けられる。第1の変調エンコーダ103は、第1の変調制約に従って偶数インターリーブをエンコードする。第2の変調エンコーダ104は、第2の変調制約に従って奇数インターリーブをエンコードするが、それは一般に偶数インターリーブ用の変調制約と一致する。
(もっと読む)
1 - 3 / 3
[ Back to top ]