アシンメトリ補正回路および方法、並びに信号処理装置
【課題】常に精度の高い上下非対称歪みの補正を行うことができるようにする。
【解決手段】調整モジュール22は、イコライザ41、AGC42、およびアシンメトリ補正回路43により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、2値化部28およびPLL回路23に出力する。PLL回路23は、波形等化された再生信号の再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出し、クロックの位相を、再生信号の位相に同期させるようにVCO回路27を制御する。アシンメトリ補正回路43は、PLL回路23により検出されたデータに基づいて、アシンメトリ補正の補正値を算出する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置に適用できる。
【解決手段】調整モジュール22は、イコライザ41、AGC42、およびアシンメトリ補正回路43により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、2値化部28およびPLL回路23に出力する。PLL回路23は、波形等化された再生信号の再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出し、クロックの位相を、再生信号の位相に同期させるようにVCO回路27を制御する。アシンメトリ補正回路43は、PLL回路23により検出されたデータに基づいて、アシンメトリ補正の補正値を算出する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置に適用できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アシンメトリ補正回路および方法、並びに信号処理装置に関し、特に、常に精度の高い上下非対称歪みの補正を行うことができるようにしたアシンメトリ補正回路および方法、並びに信号処理装置に関する。
【背景技術】
【0002】
ディスク再生などの場合、入力信号の波形が上下非対称になって再生されることがある。これは、ディスクやピックアップの性能により発生する。信号の対称性が崩れると、データの判定すべきレベルが中心からずれてしまい、正確に2値化ができなくなってしまう。
【0003】
これに対して、従来は、入力信号の波形をスライスした後の直流値がゼロになるように制御を行うことが多かった。また、特許文献1では、入力信号の波形の包絡線のピークの値を積算して、それを基に、波形の上下非対称歪み(アシンメトリ)を補正することが提案されている。
【0004】
【特許文献1】特許第3750555号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の方法では、波形の上下非対称歪みを大雑把にしか補正することができなかった。したがって、再生中の細かい変動などを追従することができないため、常に最適な補正が行われているとは言えず、読み取りエラーなどの問題が生じていた。
【0006】
また、特許文献1の提案では、入力信号の波形の包絡線のピークの値しか積算されていないため、包絡線のピークがうまく検出されなかった場合には、波形の上下非対称歪みの補正の精度が落ちてしまう恐れがあった。
【0007】
本発明は、このような状況に鑑みてなされたものであり、常に精度の高い上下非対称歪みの補正を行うことができるようにするものである。
【課題を解決するための手段】
【0008】
本発明の第1の側面のアシンメトリ補正回路は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータを用いて、補正値を算出する補正値算出手段と、前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段とを備える。
【0009】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出することができる。
【0010】
前記補正値算出手段は、前記入力信号の波形のエッジにおいて、前記PLL回路により検出される位相誤差データに帰還ゲインをかけ、前記帰還ゲインがかけられた前記位相誤差データを、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出することができる。
【0011】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される反転間隔データの積算値を用いて、前記補正値を算出することができる。
【0012】
前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づいて、前記積算値に帰還ゲインをかけ、前記帰還ゲインがかけられた前記積算値を、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出することができる。
【0013】
前記PLL回路において位相誤差が安定している場合、前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値が所定の閾値よりも小さいとき、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出し、前記積算値が所定の閾値以上のとき、前記積算値を用いて、前記補正値を算出し、前記PLL回路において位相誤差が安定していない場合、前記補正算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づき、前記積算値を用いて、前記補正値を算出することができる。
【0014】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を2値化する2値化手段に供給されることができる。
【0015】
本発明の第1の側面のアシンメトリ補正方法は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正するステップを含む。
【0016】
本発明の第2の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置において、前記信号を入力する信号入力手段と、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路と、前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段とを備える。
【0017】
本発明の第1の側面においては、波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値が算出される。そして、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みが補正される。
【0018】
本発明の第2の側面においては、記録媒体より読み出された信号が入力される。そして、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値が算出され、算出された前記補正値を用いて、入力された信号の波形の上下非対称歪みが補正され、前記波形の上下非対称歪みが補正された信号が出力される。
【0019】
信号処理装置は、独立した装置であってもよいし、記録再生装置や再生装置の信号処理を行うブロックであってもよい。
【発明の効果】
【0020】
本発明の第1の側面によれば、常に精度の高い上下非対称歪みの補正を行うことができる。
【0021】
本発明の第2の側面によれば、常に高い信頼性での記録や再生を可能にすることができる。
【発明を実施するための最良の形態】
【0022】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。したがって、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【0023】
本発明の第1の側面のアシンメトリ補正回路は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路(例えば、図1のアシンメトリ補正回路43)において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路(例えば、図1のPLL回路23)により検出されるデータを用いて、補正値を算出する補正値算出手段(例えば、図3の補正値算出部62)と、前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段(例えば、図3の補正処理部61)とを備える。
【0024】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を2値化する2値化手段(例えば、図1の2値化部28)に供給されることができる。
【0025】
本発明の第1の側面のアシンメトリ補正方法は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正ちを算出し(例えば、図4のステップS16)、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する(例えば、図4のステップS14)ステップを含む。
【0026】
本発明の第2の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置(例えば、図1の信号処理装置1)において、前記信号を入力する信号入力手段(例えば、図1の入力端子11)と、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路(例えば、図1のアシンメトリ補正回路43)と、前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段(例えば、図1の出力端子12)とを備える。
【0027】
以下、図を参照して本発明の実施の形態について説明する。
【0028】
図1は、本発明を適用した信号処理装置の構成例を示している。図1において、信号処理装置1は、例えば、光ディスク等の記録媒体からのデータを再生する再生システムに構成され、記録媒体より読み出される再生信号に対して信号処理を行う装置である。
【0029】
信号処理装置1は、入力端子11、および出力端子12、並びに、AD(analog-to-digital)変換器21、調整モジュール22、PLL(phase locked loop)回路23、DA(digital-to-analog)変換器25、ローパスフィルタ(LPF:low pass filter)26、VCO(voltage controlled oscillator) 回路27、2値化部28、同期検出部29、復調部30、および誤り訂正部31などにより構成されている。
【0030】
なお、これらの構成要素のうち、例えば、AD変換器21、調整モジュール22、PLL回路23、DA変換器25、ローパスフィルタ26、VCO回路27、および2値化部28は、1つのチップに集積化されている。
【0031】
信号処理装置1の入力端子11を介して入力された再生信号は、AD変換器21に入力される。AD変換器21は、VCO回路27より出力されるクロックによりタイミングが制御されて、入力端子11からの再生信号をデジタル化し、調整モジュール22に出力する。
【0032】
調整モジュール22は、イコライザ41、AGC(automatic gain control circuit)42、およびアシンメトリ補正回路43により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、2値化部28およびPLL回路23に出力する。
【0033】
イコライザ41は、所定のイコライザ(EQ)係数を用いて、AD変換器21によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC42に出力する。AGC42は、イコライザ41により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路43に出力する。
【0034】
アシンメトリ補正回路43は、PLL回路23により検出されたデータに基づいて、再生信号に最適なアシンメトリ補正の補正値を算出し、算出した補正値を用いて、AGC42によりレベル調整が行われた再生信号の波形のアシンメトリ(上下非対称歪み)を補正し、アシンメトリが補正された再生信号を、2値化部28およびPLL回路23に出力する。
【0035】
PLL回路23は、調整モジュール22により波形等化された再生信号とクロックとの位相誤差および再生信号の反転間隔を検出する。そして、PLL回路23は、検出した位相誤差や反転間隔に基づいて、クロックの位相を再生信号の位相に同期させるようにVCO回路27を制御する制御情報を、周波数情報として、DA変換器25に出力する。また、PLL回路23は、このとき検出した位相誤差や反転間隔のデータ(以下、位相誤差および反転間隔の情報とも称する)を、アシンメトリ補正回路43に供給する。
【0036】
DA変換器25は、PLL回路23からの周波数情報をアナログ化し、ローパスフィルタ26に出力する。ローパスフィルタ26は、周波数情報のノイズ(高周波成分)を除去し、VCO制御電圧としてVCO回路27に出力する。VCO回路27は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成し、生成したクロックを、AD変換器21に供給する。
【0037】
2値化部28は、調整モジュール22により波形等化された信号に対して、例えば、パーシャルレスポンス(PR: partial response) (1,2,2,2,1)方式と最尤検出(ML:maximum likelihood sequence detection)方式を組み合わせたビタビ復号を行うことにより、0と1の2値であるチャネルビット列を検出することで、2値化を行い、同期検出部29に出力する。
【0038】
同期検出部29は、チャネルビット列から、所定の同期パターンを検出し、検出した同期パターンを復調部30に出力する。復調部30は、同期検出部29により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部31に出力する。誤り訂正部31は、復調部30により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子12に出力する。出力端子12からの信号は、例えば、図示せぬデコード部などに出力され、画像や音声などのデータに復号される。
【0039】
図2は、図1のアシンメトリ補正回路43によるアシンメトリ補正の制御モードを説明する図である。アシンメトリ補正回路43は、位相誤差方式と反転間隔方式の2つの制御モードを有しており、それらの組み合わせにより、アシンメトリ補正回路43は、図2に示される4通りの制御での動作を行うことができる。
【0040】
位相誤差方式は、位相誤差の情報を用いてアシンメトリ補正の補正値を算出して、細かくアシンメトリ補正を行う方式であり、位相誤差の情報を用いることから、周波数が乱れているときなど位相誤差が乱れているときには使用できないが、リアルタイム性には優れているという特徴がある。反転間隔方式は、反転間隔の情報を用いてアシンメトリ補正の補正値を算出して、粗くアシンメトリ補正を行う方式であるが、反転間隔の情報を用いるので、位相誤差が乱れているときなど、いついかなる場合でも使用可能であり、信頼性が高いという特徴がある。
【0041】
例えば、位相誤差方式および反転間隔方式の両方がオフ(位相-Off,反転-Off)の場合、アシンメトリ補正回路43は、固定値をアシンメトリ補正の補正値として動作を行う。位相誤差方式だけがオン(位相-On,反転-Off)の場合、アシンメトリ補正回路43は、位相誤差方式で算出したアシンメトリ補正の補正値を用いて動作を行う。
【0042】
反転間隔方式だけがオン(位相-Off,反転-On)の場合、アシンメトリ補正回路43は、反転間隔方式で算出したアシンメトリ補正の補正値を用いて動作を行う。
【0043】
位相誤差方式および反転間隔方式の両方がオン(位相-On,反転-On)の場合、アシンメトリ補正回路43は、所定の条件の判定結果に応じて、位相誤差方式と反転間隔方式の切り替えを行う。すなわち、アシンメトリ補正回路43は、所定の条件の判定を判定しながら、所定の条件の判定結果に応じた方式で算出されたアシンメトリ補正の補正値を用いて動作を行う。
【0044】
図3は、図1のPLL回路23およびアシンメトリ補正回路43の構成例を示している。なお、図3の例においては、図1の各部のうち、1つのチップに集積化されているAD変換器21、調整モジュール22、PLL回路23、DA変換器25、ローパスフィルタ26、VCO回路27、および2値化部28のみが示されている。
【0045】
図3のPLL回路23は、位相検出部51、反転間隔検出部52、位相拡張部53、セレクタ54、およびループフィルタ(loop filter)55により構成されている。
【0046】
位相検出部51は、調整モジュール22により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部52に出力する。また、位相検出部51は、再生信号の波形が位相ゼロとクロスし、位相の符号が反転するとき(以下、再生信号の位相がエッジ部分であるときとも称する)に、調整モジュール22により波形等化された再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部53に出力する。このとき、位相検出部51は、図2を参照して上述した制御モードに応じて、検出した位相誤差の情報をアシンメトリ補正回路43に供給している。
【0047】
反転間隔検出部52は、再生信号の位相がエッジ部分であるときに、位相検出部51により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出し、そのうちの最長反転間隔(以下、実測最長反転間隔とも称する)を、ある固定値(以下、TMAX固定値とも称する)で、目標の理想最長反転間隔に合わせるように制御する。
【0048】
すなわち、反転間隔検出部52は、実測最長反転間隔を理想最長反転間隔に合わせるためのTMAX固定値を、VCO回路27に対する制御情報としてセレクタ54に出力する。なお、再生中の記録媒体がDVDの場合、理想最長反転間隔は、14Tとされる。反転間隔が14Tとは、14クロック(=14T)で1回の反転があることを表す。
【0049】
ここで、PLL回路23には、2つの処理モードがある。実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた場合、PLL回路23の処理モードは微調整モードとなり、セレクタ54が、位相拡張部53側の端子に接続される。一方、再度、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた場合、PLL回路23の処理モードはラフモードとなり、セレクタ54が、反転間隔検出部52側の端子に接続される。
【0050】
すなわち、反転間隔検出部52は、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた場合、微調整モードに切り替えるため、セレクタ54を、位相拡張部53側の端子に切り替えさせ、再度、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた場合には、ラフモードに切り替えるため、セレクタ54を、自分(反転間隔検出部52)側の端子に切り替えさせる。
【0051】
また、反転間隔検出部52は、図2を参照して上述した制御モードに応じて、検出された再生信号の反転間隔の情報を適応等化制御部24に供給する。
【0052】
位相拡張部53は、位相検出部51からの位相誤差の情報(例えば、128ビット)を、例えば、512ビットの位相誤差の情報に拡張し、拡張した位相誤差の情報を、制御情報としてセレクタ54に出力する。
【0053】
セレクタ54は、反転間隔検出部52および位相拡張部53の制御のもと、接続する端子を、反転間隔検出部52または位相拡張部53側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ55に出力する。なお、セレクタ54は、常に、処理モード(ラフモードおよび微調整モードのどちらか一方)を示す信号を、アシンメトリ補正回路43に供給している。
【0054】
ループフィルタ55は、セレクタ54からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器25に出力する。
【0055】
図3のアシンメトリ補正回路43は、補正処理部61および補正値算出部62により構成されている。補正処理部61は、補正値算出部62により算出されたアシンメトリ補正の補正値を用いて、AGC42によりレベル調整が行われた再生信号の波形のアシンメトリを補正し、アシンメトリが補正された再生信号を、2値化部28およびPLL回路23に出力する。
【0056】
補正値算出部62は、図2を参照して上述した制御モードに応じて、位相検出部51からの位相誤差の情報および反転間隔検出部52からの反転間隔の情報の少なくとも一方を用いて、補正処理部61が用いるアシンメトリ補正値を算出する。
【0057】
次に、図4のフローチャートを参照して、図1の信号処理装置1の信号処理について説明する。記録媒体より読み出される再生信号は、入力端子11を介して、AD変換器21に入力される。
【0058】
ステップS11において、AD変換器21は、入力端子11を介して、アナログの再生信号を入力し、ステップS15において後述するようにしてVCO回路27から供給されるクロックに基づいて、デジタル信号に変換する。デジタルに変換された再生信号は、調整モジュール22のイコライザ41に出力される。
【0059】
ステップS12において、イコライザ41は、所定のイコライザ係数を用いて、AD変換器21によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC42に出力する。
【0060】
ステップS13において、AGC42は、イコライザ41により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路43に出力する。
【0061】
ステップS14において、アシンメトリ補正回路43の補正処理部61は、ステップS16において後述するようにして算出された補正値を用いて、AGC42によりレベル調整が行われた再生信号の波形の上下非対称歪み(アシンメトリ)を補正し、アシンメトリが補正された再生信号を、2値化部28およびPLL回路23に出力する。
【0062】
すなわち、ステップS12乃至S14において、記録媒体から読み出された再生信号は、イコライザ41、AGC42、およびアシンメトリ補正回路43からなる調整モジュール22により波形等化される。
【0063】
ステップS15において、PLL回路23、DA変換器25、ローパスフィルタ26、およびVCO回路27は、調整モジュール22により波形等化された再生信号の位相を検出し、クロックを生成する。この位相検出およびクロック生成処理は、図5を参照して後述する。
【0064】
ステップS15の処理により、PLL回路23により、波形等化された再生信号とクロックとの位相誤差および再生信号の反転間隔などが検出され、クロックの位相を再生信号の位相に同期させるようにVCO回路27が制御されて、VCO回路27により、クロックが生成され、AD変換器21に供給される。このクロックにより、次回のステップS11のデジタル化のタイミングが制御される。
【0065】
また、このとき、PLL回路23より、図2を参照して上述した制御モードに応じて、検出されたデータ(例えば、位相誤差および反転間隔の情報の少なくとも一方)が、アシンメトリ補正回路43に供給される。
【0066】
ステップS16において、アシンメトリ補正回路43は、補正値算出処理を実行する。この補正値算出処理は、図6を参照して後述するが、ステップS16の処理により、PLL回路23により検出されたデータを用いて、現在の再生信号に最適なアシンメトリ補正の補正値が算出され、算出された補正値が補正処理部61に供給される。
【0067】
ステップS17において、2値化部28は、調整モジュール22により波形等化された再生信号を2値化し、同期検出部29に出力する。例えば、2値化部28は、再生信号に対して、パーシャルレスポンス (1,2,2,2,1)方式と最尤検出方式を組み合わせたビタビ復号を行うことにより、0と1の2値であるチャネルビット列を検出することで、2値化を行う。
【0068】
ステップS18において、同期検出部29は、2値化された信号(チャネルビット列)から、所定の同期パターンを検出し、復調部30は、同期検出部29による同期検出(すなわち、同期検出部29により検出された同期パターン)に基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部31に出力する。
【0069】
ステップS19において、誤り訂正部31は、復調部30により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子12に出力する。
【0070】
以上のように、図1の信号処理装置1においては、PLL回路23により検出されたデータが用いられて現在の再生信号に最適なアシンメトリ補正の補正値が算出され、算出された補正値が用いられて、再生信号の波形のアシンメトリ補正が適応的に行われる。したがって、常に精度の高い補正が可能となり、常に高い信頼性で記録や再生を行うことができる。
【0071】
次に、図5のフローチャートを参照して、図4のステップS15の位相検出およびクロック生成処理について説明する。
【0072】
ステップS31において、位相検出部51は、調整モジュール22により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部52に出力する。
【0073】
ステップS32において、位相検出部51は、再生信号の位相がエッジ部分であるときに、再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部53に供給する。このとき、位相検出部51は、図2の制御モードに応じて、検出された位相誤差の情報を、アシンメトリ補正回路43に供給する。すなわち、制御モードが、位相誤差方式、および位相誤差方式と反転間隔方式の切り替えの場合、位相誤差の情報がアシンメトリ補正回路43に供給される。
【0074】
ステップS33において、位相検出部51により検出された位相に基づいて、反転間隔検出部52は、再生信号の位相がエッジ部分であるときに、波形等化された再生信号の反転間隔を検出する。このとき、反転間隔検出部52は、図2の制御モードに応じて、検出された再生信号の反転間隔の情報をアシンメトリ補正回路43に供給する。すなわち、制御モードが、反転間隔方式、および位相誤差方式と反転間隔方式の切り替えの場合、反転間隔の情報がアシンメトリ補正回路43に供給される。
【0075】
ステップS34において、反転間隔検出部52は、検出された再生信号の反転間隔のうちの実測最長反転間隔を理想最長反転間隔に合わせるためのTMAX固定値を、VCO回路27に対する制御情報としてセレクタ54に出力する。
【0076】
ステップS35において、位相拡張部53は、位相検出部51からの位相誤差の情報(例えば、128ビット)を、例えば、512ビットの位相誤差の情報に拡張し、拡張した位相誤差の情報を、制御情報としてセレクタ54に出力する。
【0077】
ステップS36において、セレクタ54は、最長反転間隔の落ち着き(すなわち、実測最長反転間隔が理想最長反転間隔に合ってきたか否か)に応じた制御情報を選択し、ループフィルタ55、DA変換器25およびローパスフィルタ26を介して、VCO回路27に出力する。
【0078】
すなわち、セレクタ54は、反転間隔検出部52および位相拡張部53の制御のもと、実測最長反転間隔と理想最長反転間隔とのずれが生じている場合(すなわち、位相誤差が乱れている場合)、PLL回路23の処理モードがラフモードであるとし、接続する端子を、反転間隔検出部52側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ55に出力する。また、セレクタ54は、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いた場合(すなわち、位相誤差が安定している場合)、PLL回路23の処理モードが微調整モードであるとし、接続する端子を、位相拡張部53側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ55に出力する。
【0079】
ループフィルタ55は、セレクタ54からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器25に出力する。DA変換器25は、PLL回路23からの周波数情報をアナログ化し、ローパスフィルタ26に出力する。ローパスフィルタ26は、周波数情報のノイズ(高周波成分)を除去し、VCO制御電圧としてVCO回路27に出力する。
【0080】
ステップS37において、VCO回路27は、PLL回路23からの制御情報に基づいて、クロックを生成し、生成したクロックを、AD変換器21に供給する。すなわち、VCO回路27は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成する。
【0081】
以上のように、PLL回路23においては、クロックを合わせるために位相誤差や反転間隔などが検出され、検出された位相誤差や反転間隔の情報が、アシンメトリ補正回路43に供給される。
【0082】
すなわち、アシンメトリ補正回路43においては、補正値の算出に、PLL回路23の位相検出処理においてもともと検出されるデータ(位相誤差データまたは反転間隔データなど)が用いられているので、わざわざ補正値を算出するためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。これにより、記録や再生に高い信頼性のあるシステムを構築することができる。
【0083】
次に、図6のフローチャートを参照して、図4のステップS16の補正値算出処理について説明する。なお、この処理は、位相誤差方式の補正値算出処理であり、図7に示される構成のPLL回路23およびアシンメトリ補正回路43により実行される。
【0084】
図7は、位相誤差方式の場合のPLL回路23およびアシンメトリ補正回路43の構成例を示している。なお、図7の例においては、反転間隔検出部52からアシンメトリ補正回路43に対して反転間隔の情報が供給されていない点のみが図3の例と異なるだけであり、その他は、図3のPLL回路23およびアシンメトリ補正回路43と共通しているので、その説明は繰り返しになるため省略する。
【0085】
すなわち、位相誤差方式の場合、補正値算出部62には、位相検出部51からの位相誤差の情報と、セレクタ54からの処理モード(ラフモードおよび微調整モードのどちらか一方)を示す信号が入力されている。なお、この位相誤差方式は、細かくアシンメトリ補正を行う制御方式であるが、周波数が乱れているときなど位相誤差が乱れている場合には使用することができない。したがって、補正値算出部62は、以下に説明するように、まず、処理モードを示す信号に基づいて、位相誤差が安定しているかを判定してから、位相検出部51からの位相誤差の情報を用いて、補正値を算出する。
【0086】
ステップS51において、補正値算出部62は、セレクタ54からの処理モードを示す信号に基づいて、位相誤差が安定しているか否かを判定する。例えば、信号が微調整モードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた状態であるので、ステップS51において位相誤差が安定していると判定され、処理は、ステップS52に進む。
【0087】
ステップS52において、補正値算出部62は、再生信号の位相がエッジ部分であるか否かを判定する。位相検出部51において位相誤差の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部62に、位相検出部51からの位相誤差の情報が供給されている場合、ステップS52において、再生信号の位相がエッジ部分であると判定され、処理は、ステップS53に進む。
【0088】
ステップS53において、補正値算出部62は、位相検出部51からの位相誤差の情報に帰還ゲインをかける。帰還ゲインは、+の値も−の値も取り得る。補正値算出部62は、ステップS54において、帰還ゲインがかけられた位相誤差の情報(以下、位相誤差の帰還ゲインとも称する)を、補正値よりも分解能が高い真値に足し、ステップS55において、位相誤差が足された真値から、補正値を導出(算出)する。
【0089】
ここで、直接ゲインを補正値に帰還するのではなく、真値を用いる理由は、補正値のばたつきを抑制するためである。なお、帰還ゲインが大きければ位相誤差の値が直接補正値に反映されるので変動が早い入力信号の波形などには有効となる。
【0090】
補正値算出部62により算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、補正値算出部62により算出された補正値に基づいて、アシンメトリ補正が行われる。
【0091】
一方、信号がラフモードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた状態であるので、ステップS51において位相誤差が安定していないと判定され、補正値算出処理は終了される。また、ステップS52において、再生信号の位相がエッジ部分ではないと判定された場合も、補正値算出処理は終了される。
【0092】
以上のように、位相誤差方式においては、位相誤差が安定している場合、再生信号の位相がエッジ部分である毎に補正値に帰還がかかるので、リアルタイムに補正値を算出することができる。これにより、細かいアシンメトリ補正をリアルタイムに行うことができる。
【0093】
次に、図8のフローチャートを参照して、図4のステップS16の補正値算出処理の他の例について説明する。なお、この処理は、反転間隔方式の補正値算出処理であり、図9に示される構成のPLL回路23およびアシンメトリ補正回路43により実行される。
【0094】
図9は、反転間隔方式の場合のPLL回路23およびアシンメトリ補正回路43の構成例を示している。なお、図9の例においては、位相検出部51からアシンメトリ補正回路43に対して位相誤差の情報が供給されていない点のみが図3の例と異なるだけであり、その他は、図3のPLL回路23およびアシンメトリ補正回路43と共通しているので、その説明は繰り返しになるため省略する。
【0095】
すなわち、反転間隔方式の場合、補正値算出部62には、反転間隔検出部52からの反転間隔の情報と、セレクタ54からの処理モード(ラフモードおよび微調整モードのどちらか一方)を示す信号が入力されている。なお、この反転間隔方式は、粗くアシンメトリ補正を行う制御方式であるが、反転間隔の情報を用いるため、位相誤差が乱れている場合でも使用することができる。したがって、反転間隔方式においては、補正値算出部62は、処理モードを示す信号は用いず、以下に説明するように、反転間隔検出部52からの反転間隔の情報を用いて、補正値を算出する。
【0096】
ステップS71において、補正値算出部62は、反転間隔検出部52からの反転間隔の情報を符号付きで積算する。ステップS72において、補正値算出部62は、内蔵するタイマにより計時動作を行い、予め設定されたリーク間隔が経過したか否かを判定する。ステップS72において、リーク間隔が経過したと判定された場合、処理は、ステップS73に進む。ステップS73において、補正値算出部62は、ゼロレベル方向へ積算値をリークする。
【0097】
なお、このとき、積算値が非線形にならないように小さな値でリークすることが好ましい。これにより、積算値が溜まり過ぎることが抑制される。
【0098】
ステップS72において、まだリーク間隔が経過していないと判定された場合、処理は、ステップS73をスキップし、ステップS74に進む。補正値算出部62は、ステップS74において、積算値が+閾値αよりも大きいか否かを判定し、積算値が+閾値αよりも大きいと判定した場合、ステップS75において、再生信号の位相がエッジ部分であるか否かを判定する。
【0099】
反転間隔検出部52において反転間隔の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部62に、反転間隔検出部52からの反転間隔の情報が供給されている場合、ステップS75において、再生信号の位相がエッジ部分であると判定され、処理は、ステップS76に進む。
【0100】
ステップS76において、補正値算出部62は、積算値に−帰還ゲインをかけ、−帰還ゲインがかけられた積算値(以下、積算値の−帰還ゲインとも称する)を真値に足す。すなわち、ステップS76においては、積算値を0レベル方向へ近づけるため、積算値が底下げされている。この後、処理は、ステップS80に進む。
【0101】
ステップS74において、積算値が+閾値α以下であると判定された場合、処理は、ステップS77に進む。補正値算出部62は、ステップS77において、積算値が−閾値αよりも小さいか否かを判定し、積算値が−閾値αよりも小さいと判定した場合、ステップS78において、再生信号の位相がエッジ部分であるか否かを判定する。
【0102】
上述したように、反転間隔検出部52において反転間隔の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部62に、反転間隔検出部52からの反転間隔の情報が供給されている場合、ステップS78において、再生信号の位相がエッジ部分であると判定され、処理は、ステップS79に進む。
【0103】
ステップS79において、補正値算出部62は、積算値に+帰還ゲインをかけ、+帰還ゲインがかけられた積算値(以下、積算値の+帰還ゲインとも称する)を真値に足す。すなわち、ステップS79においては、積算値を0レベル方向へ近づけるため、積算値が底上げされている。この後、処理は、ステップS80に進む。
【0104】
なお、帰還ゲインは、図6で上述したように+の値も−の値も取り得るが、図8の例においては、説明の便宜上、−帰還ゲインと+帰還ゲインに区別されている。
【0105】
ステップS80において、補正値算出部62は、積算値の−帰還ゲインまたは積算値の+帰還ゲインが足された真値から、補正値を導出(算出)する。
【0106】
補正値算出部62により算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、補正値算出部62により算出された補正値に基づいて、アシンメトリ補正が行われる。
【0107】
一方、ステップS75において、または、ステップS78において、再生信号の位相がエッジ部分ではないと判定された場合、補正値算出処理は終了される。
【0108】
以上のように、反転間隔方式においては、積算された反転間隔が用いられるので、位相誤差の安定、不安定によらず、常に、有効な補正値を算出することができる。すなわち、粗いアシンメトリ補正を常に行うことができるので、信頼性が高い。ただし、積算を行うことで、位相誤差方式よりもリアルタイム性に欠けてしまう。
【0109】
なお、反転間隔方式の簡易版として、調整モジュール22において調整された波形の符合(正なら+1、負なら-1)をアシンメトリ補正回路43にフィードバックして、反転間隔方式と同様に積算を行い、補正値の制御を行う方式もある。これは、DSV(digital sum value)制御といい、反転間隔方式の分解能を落とした制御方法である。
【0110】
次に、図10のフローチャートを参照して、図4のステップS16の補正値算出処理のさらに他の例について説明する。なお、この処理は、位相誤差方式および反転間隔方式の切り替えの場合の補正値算出処理であり、上述した図3に示される構成のPLL回路23およびアシンメトリ補正回路43により実行される。
【0111】
位相誤差方式および反転間隔方式の切り替えの場合には、まず、再生開始後、PLL回路23のクロック周波数が安定するまでは位相誤差が乱れているので、位相誤差の帰還ゲインをマスクして使用せず、反転間隔方式の補正値算出処理が行われ、PLL回路23のクロック周波数が安定して位相誤差も安定したら、位相誤差の帰還ゲインを用いての補正値算出処理が行われる。このとき、反転間隔方式における反転間隔の積算も動作しており、積算値がある閾値βを超えた場合に、位相誤差の帰還ゲインをマスクして、反転間隔の積算値の帰還ゲインを用いるようにする。そして、積算値がある閾値βを下回った場合に、再び、位相誤差の帰還ゲインを用いて補正値を算出する。なお、以下に詳しく説明する。
【0112】
ステップS91において、補正値算出部62は、セレクタ54からの処理モードを示す信号に基づいて、位相誤差が安定しているか否かを判定する。例えば、セレクタ54からの信号がラフモードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れている状態であるので、ステップS91において位相誤差が安定していないと判定され、処理は、ステップS92に進む。
【0113】
ステップS92において、補正値算出部62は、図8を参照して上述した反転間隔方式の補正値算出処理を実行する。ステップS92の補正値算出処理により、反転間隔が積算値が用いられて、補正値が算出される。そして、算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、反転間隔の積算値を用いて算出された補正値が用いられてアシンメトリ補正が行われる。
【0114】
一方、例えば、セレクタ54からの信号が微調整モードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた状態であるので、ステップS91において位相誤差が安定していると判定され、処理は、ステップS93に進む。
【0115】
ステップS93において、補正値算出部62は、反転間隔検出部52からの反転間隔の情報を符号付きで積算する。ステップS94において、補正値算出部62は、内蔵するタイマにより計時動作を行い、予め設定されたリーク間隔が経過したか否かを判定する。ステップS94において、リーク間隔が経過したと判定された場合、処理は、ステップS95に進む。ステップS95において、補正値算出部62は、ゼロレベル方向へ積算値をリークする。
【0116】
ステップS94において、まだリーク間隔が経過していないと判定された場合、処理は、ステップS95をスキップし、ステップS96に進む。補正値算出部62は、ステップS96において、反転間隔の積算値が閾値βよりも小さいか否かを判定し、反転間隔の積算値が閾値β以上であると判定した場合、位相誤差が乱れてきているため、ステップS97において、積算値に帰還ゲインをかけ、帰還ゲインがかけられた積算値(以下、積算値の帰還ゲインとも称する)を真値に足す。この後、処理は、ステップS100に進む。
【0117】
ステップS96において、反転間隔の積算値が閾値βよりも小さいと判定された場合、処理は、ステップS98に進む。すなわち、この場合、位相誤差は安定しているので、補正値算出部62は、ステップS98において、再生信号の位相がエッジ部分であるか否かを判定し、エッジ部分であると判定した場合、ステップS99において、位相誤差に帰還ゲインをかけ、位相誤差の帰還ゲインを真値に足す。この後、処理は、ステップS100に進む。
【0118】
ステップS100において、補正値算出部62は、反転間隔の積算値の帰還ゲインまたは位相誤差の帰還ゲインが足された真値から、補正値を導出する。補正値算出部62により算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、補正値算出部62により算出された補正値に基づいて、アシンメトリ補正が行われる。
【0119】
また、ステップS98において、エッジ部分ではないと判定された場合、補正値算出処理は終了される。
【0120】
以上のように、位相誤差が乱れている場合には、反転間隔方式の補正値算出処理が行われ、位相誤差が安定している場合には、位相誤差方式の補正値算出処理が行われるので、反転間隔方式または位相誤差方式だけの場合よりも、その2つの方式の利点を活かした、常に精度の高いアシンメトリ補正を行うことができる。
【0121】
また、位相誤差が安定している場合にも、常に、反転間隔の積算値をある閾値βと比較するようにしたので、位相誤差が不安定になったときであっても、アシンメトリ補正が行われるので、常に高い信頼性での再生や記録の処理を行うことができる。
【0122】
図11は、図3のPLL回路23およびアシンメトリ補正回路43の他の構成例を示している。なお、図11の例においては、補正値算出部62が補正値算出部101に入れ替わった点と、2値化部28が2値化部102に入れ替わった点が図3の例と異なるだけであり、その他は、図3のPLL回路23およびアシンメトリ補正回路43と共通している。
【0123】
すなわち、図11の補正値算出部101は、図3の補正値算出部62と同様に、位相誤差方式および反転間隔方式の少なくとも1の方式でアシンメトリ補正の補正値を算出し、算出した補正値を、補正処理部61だけでなく、2値化部102にも供給する。
【0124】
2値化部102は、補正値算出部101により最適に算出されたアシンメトリ補正の補正値を参照して、調整モジュール22により波形等化された信号に対して、ビタビ復号を行うことにより、0と1の2値であるチャネルビット列を検出することで、2値化を行い、同期検出部29に出力する。
【0125】
すなわち、2値化部102は、ビタビ復号など、レベル差に基づいて2値化しているので、波形が歪んでいるとレベルの目標値が多少ずれてしまう。このずれ量を、アシンメトリ補正の補正値(補正においてどれだけずらしたか)を参照して予め知っておくことで、2値化部102においては、2値化の精度を向上させることができる。
【0126】
なお、図11の信号処理装置1の信号処理は、図4のステップS17における2値化処理が、2値化部102が補正値算出部101により最適に算出されたアシンメトリ補正の補正値を参照して、2値化することが異なるだけであり、図4を参照して上述した信号処理と基本的に同様であるので、その図示および説明は省略する。
【0127】
以上のように、信号処理装置1において、PLL回路23の位相検出処理においてもともと検出されているデータに基づいて、アシンメトリ補正の補正値が算出されるので、わざわざ補正値を算出するためのデータを生成することなく、簡単な構成で、常に高い信頼性での記録や再生の処理が可能となる。これにより、再生時の読み取りエラーなどを抑制することができる。
【0128】
また、補正値算出部101により最適に算出されたアシンメトリ補正の補正値を2値化部102にフィードフォアするようにしたので、2値化部102における2値化の精度を向上させることができる。
【0129】
なお、上述した信号処理装置1は、例えば、楽曲や映像などの信号を再生する再生装置、楽曲や映像の信号を再生する再生ブロックが含まれる記録再生装置などに適用することができる。
【0130】
また、上記説明においては、例えば、記録媒体が、DVDなどの光ディスクの場合の例を説明したが、記録媒体は、光ディスクに限らず、例えば、MD(mini-disk)などの光磁気ディスクやハードディスクなど、アナログの信号が書き込まれる記録媒体とすることができる。
【0131】
なお、本明細書において、フローチャートを参照して説明した各ステップの処理は、必ずしもフローチャートに記載された順序に沿って時系列に行う必要はなく、また、可能であれば、並列的に行ってもよい。
【0132】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【0133】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【0134】
【図1】本発明を適用した信号処理装置の構成例を示すブロック図である。
【図2】図1のアシンメトリ補正回路による制御モードを説明する図である。
【図3】図1のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図4】図1の信号処理装置の信号処理について説明するフローチャートである。
【図5】図4のステップS15の位相検出およびクロック生成処理について説明するフローチャートである。
【図6】位相誤差方式の補正値算出処理を説明するフローチャートである。
【図7】図6の補正値算出処理を実行する図1のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図8】反転間隔方式の補正値算出処理を説明するフローチャートである。
【図9】図8の補正値算出処理を実行する図1のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図10】位相誤差方式および反転間隔方式の切り替えの場合の補正値算出処理を説明するフローチャートである。
【図11】図1のPLL回路およびアシンメトリ補正回路の他の構成例を示すブロック図である。
【符号の説明】
【0135】
1 信号処理装置, 11 入力端子, 12 出力端子, 21 AD変換器, 22 調整モジュール, 23 PLL回路, 25 DA変換器, 26 ローパスフィルタ, 27 VCO回路, 28 2値化部, 29 同期検出部, 30 復調部, 31 誤り訂正部, 41 イコライザ, 42 AGC, 43 アシンメトリ補正回路,51 位相検出部, 52 反転間隔検出部,53 位相拡張部, 54 セレクタ, 55 ループフィルタ,61 補正処理部, 62 補正値算出部
【技術分野】
【0001】
本発明は、アシンメトリ補正回路および方法、並びに信号処理装置に関し、特に、常に精度の高い上下非対称歪みの補正を行うことができるようにしたアシンメトリ補正回路および方法、並びに信号処理装置に関する。
【背景技術】
【0002】
ディスク再生などの場合、入力信号の波形が上下非対称になって再生されることがある。これは、ディスクやピックアップの性能により発生する。信号の対称性が崩れると、データの判定すべきレベルが中心からずれてしまい、正確に2値化ができなくなってしまう。
【0003】
これに対して、従来は、入力信号の波形をスライスした後の直流値がゼロになるように制御を行うことが多かった。また、特許文献1では、入力信号の波形の包絡線のピークの値を積算して、それを基に、波形の上下非対称歪み(アシンメトリ)を補正することが提案されている。
【0004】
【特許文献1】特許第3750555号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の方法では、波形の上下非対称歪みを大雑把にしか補正することができなかった。したがって、再生中の細かい変動などを追従することができないため、常に最適な補正が行われているとは言えず、読み取りエラーなどの問題が生じていた。
【0006】
また、特許文献1の提案では、入力信号の波形の包絡線のピークの値しか積算されていないため、包絡線のピークがうまく検出されなかった場合には、波形の上下非対称歪みの補正の精度が落ちてしまう恐れがあった。
【0007】
本発明は、このような状況に鑑みてなされたものであり、常に精度の高い上下非対称歪みの補正を行うことができるようにするものである。
【課題を解決するための手段】
【0008】
本発明の第1の側面のアシンメトリ補正回路は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータを用いて、補正値を算出する補正値算出手段と、前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段とを備える。
【0009】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出することができる。
【0010】
前記補正値算出手段は、前記入力信号の波形のエッジにおいて、前記PLL回路により検出される位相誤差データに帰還ゲインをかけ、前記帰還ゲインがかけられた前記位相誤差データを、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出することができる。
【0011】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される反転間隔データの積算値を用いて、前記補正値を算出することができる。
【0012】
前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づいて、前記積算値に帰還ゲインをかけ、前記帰還ゲインがかけられた前記積算値を、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出することができる。
【0013】
前記PLL回路において位相誤差が安定している場合、前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値が所定の閾値よりも小さいとき、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出し、前記積算値が所定の閾値以上のとき、前記積算値を用いて、前記補正値を算出し、前記PLL回路において位相誤差が安定していない場合、前記補正算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づき、前記積算値を用いて、前記補正値を算出することができる。
【0014】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を2値化する2値化手段に供給されることができる。
【0015】
本発明の第1の側面のアシンメトリ補正方法は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正するステップを含む。
【0016】
本発明の第2の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置において、前記信号を入力する信号入力手段と、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路と、前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段とを備える。
【0017】
本発明の第1の側面においては、波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値が算出される。そして、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みが補正される。
【0018】
本発明の第2の側面においては、記録媒体より読み出された信号が入力される。そして、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値が算出され、算出された前記補正値を用いて、入力された信号の波形の上下非対称歪みが補正され、前記波形の上下非対称歪みが補正された信号が出力される。
【0019】
信号処理装置は、独立した装置であってもよいし、記録再生装置や再生装置の信号処理を行うブロックであってもよい。
【発明の効果】
【0020】
本発明の第1の側面によれば、常に精度の高い上下非対称歪みの補正を行うことができる。
【0021】
本発明の第2の側面によれば、常に高い信頼性での記録や再生を可能にすることができる。
【発明を実施するための最良の形態】
【0022】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。したがって、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【0023】
本発明の第1の側面のアシンメトリ補正回路は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路(例えば、図1のアシンメトリ補正回路43)において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路(例えば、図1のPLL回路23)により検出されるデータを用いて、補正値を算出する補正値算出手段(例えば、図3の補正値算出部62)と、前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段(例えば、図3の補正処理部61)とを備える。
【0024】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を2値化する2値化手段(例えば、図1の2値化部28)に供給されることができる。
【0025】
本発明の第1の側面のアシンメトリ補正方法は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正ちを算出し(例えば、図4のステップS16)、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する(例えば、図4のステップS14)ステップを含む。
【0026】
本発明の第2の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置(例えば、図1の信号処理装置1)において、前記信号を入力する信号入力手段(例えば、図1の入力端子11)と、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路(例えば、図1のアシンメトリ補正回路43)と、前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段(例えば、図1の出力端子12)とを備える。
【0027】
以下、図を参照して本発明の実施の形態について説明する。
【0028】
図1は、本発明を適用した信号処理装置の構成例を示している。図1において、信号処理装置1は、例えば、光ディスク等の記録媒体からのデータを再生する再生システムに構成され、記録媒体より読み出される再生信号に対して信号処理を行う装置である。
【0029】
信号処理装置1は、入力端子11、および出力端子12、並びに、AD(analog-to-digital)変換器21、調整モジュール22、PLL(phase locked loop)回路23、DA(digital-to-analog)変換器25、ローパスフィルタ(LPF:low pass filter)26、VCO(voltage controlled oscillator) 回路27、2値化部28、同期検出部29、復調部30、および誤り訂正部31などにより構成されている。
【0030】
なお、これらの構成要素のうち、例えば、AD変換器21、調整モジュール22、PLL回路23、DA変換器25、ローパスフィルタ26、VCO回路27、および2値化部28は、1つのチップに集積化されている。
【0031】
信号処理装置1の入力端子11を介して入力された再生信号は、AD変換器21に入力される。AD変換器21は、VCO回路27より出力されるクロックによりタイミングが制御されて、入力端子11からの再生信号をデジタル化し、調整モジュール22に出力する。
【0032】
調整モジュール22は、イコライザ41、AGC(automatic gain control circuit)42、およびアシンメトリ補正回路43により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、2値化部28およびPLL回路23に出力する。
【0033】
イコライザ41は、所定のイコライザ(EQ)係数を用いて、AD変換器21によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC42に出力する。AGC42は、イコライザ41により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路43に出力する。
【0034】
アシンメトリ補正回路43は、PLL回路23により検出されたデータに基づいて、再生信号に最適なアシンメトリ補正の補正値を算出し、算出した補正値を用いて、AGC42によりレベル調整が行われた再生信号の波形のアシンメトリ(上下非対称歪み)を補正し、アシンメトリが補正された再生信号を、2値化部28およびPLL回路23に出力する。
【0035】
PLL回路23は、調整モジュール22により波形等化された再生信号とクロックとの位相誤差および再生信号の反転間隔を検出する。そして、PLL回路23は、検出した位相誤差や反転間隔に基づいて、クロックの位相を再生信号の位相に同期させるようにVCO回路27を制御する制御情報を、周波数情報として、DA変換器25に出力する。また、PLL回路23は、このとき検出した位相誤差や反転間隔のデータ(以下、位相誤差および反転間隔の情報とも称する)を、アシンメトリ補正回路43に供給する。
【0036】
DA変換器25は、PLL回路23からの周波数情報をアナログ化し、ローパスフィルタ26に出力する。ローパスフィルタ26は、周波数情報のノイズ(高周波成分)を除去し、VCO制御電圧としてVCO回路27に出力する。VCO回路27は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成し、生成したクロックを、AD変換器21に供給する。
【0037】
2値化部28は、調整モジュール22により波形等化された信号に対して、例えば、パーシャルレスポンス(PR: partial response) (1,2,2,2,1)方式と最尤検出(ML:maximum likelihood sequence detection)方式を組み合わせたビタビ復号を行うことにより、0と1の2値であるチャネルビット列を検出することで、2値化を行い、同期検出部29に出力する。
【0038】
同期検出部29は、チャネルビット列から、所定の同期パターンを検出し、検出した同期パターンを復調部30に出力する。復調部30は、同期検出部29により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部31に出力する。誤り訂正部31は、復調部30により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子12に出力する。出力端子12からの信号は、例えば、図示せぬデコード部などに出力され、画像や音声などのデータに復号される。
【0039】
図2は、図1のアシンメトリ補正回路43によるアシンメトリ補正の制御モードを説明する図である。アシンメトリ補正回路43は、位相誤差方式と反転間隔方式の2つの制御モードを有しており、それらの組み合わせにより、アシンメトリ補正回路43は、図2に示される4通りの制御での動作を行うことができる。
【0040】
位相誤差方式は、位相誤差の情報を用いてアシンメトリ補正の補正値を算出して、細かくアシンメトリ補正を行う方式であり、位相誤差の情報を用いることから、周波数が乱れているときなど位相誤差が乱れているときには使用できないが、リアルタイム性には優れているという特徴がある。反転間隔方式は、反転間隔の情報を用いてアシンメトリ補正の補正値を算出して、粗くアシンメトリ補正を行う方式であるが、反転間隔の情報を用いるので、位相誤差が乱れているときなど、いついかなる場合でも使用可能であり、信頼性が高いという特徴がある。
【0041】
例えば、位相誤差方式および反転間隔方式の両方がオフ(位相-Off,反転-Off)の場合、アシンメトリ補正回路43は、固定値をアシンメトリ補正の補正値として動作を行う。位相誤差方式だけがオン(位相-On,反転-Off)の場合、アシンメトリ補正回路43は、位相誤差方式で算出したアシンメトリ補正の補正値を用いて動作を行う。
【0042】
反転間隔方式だけがオン(位相-Off,反転-On)の場合、アシンメトリ補正回路43は、反転間隔方式で算出したアシンメトリ補正の補正値を用いて動作を行う。
【0043】
位相誤差方式および反転間隔方式の両方がオン(位相-On,反転-On)の場合、アシンメトリ補正回路43は、所定の条件の判定結果に応じて、位相誤差方式と反転間隔方式の切り替えを行う。すなわち、アシンメトリ補正回路43は、所定の条件の判定を判定しながら、所定の条件の判定結果に応じた方式で算出されたアシンメトリ補正の補正値を用いて動作を行う。
【0044】
図3は、図1のPLL回路23およびアシンメトリ補正回路43の構成例を示している。なお、図3の例においては、図1の各部のうち、1つのチップに集積化されているAD変換器21、調整モジュール22、PLL回路23、DA変換器25、ローパスフィルタ26、VCO回路27、および2値化部28のみが示されている。
【0045】
図3のPLL回路23は、位相検出部51、反転間隔検出部52、位相拡張部53、セレクタ54、およびループフィルタ(loop filter)55により構成されている。
【0046】
位相検出部51は、調整モジュール22により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部52に出力する。また、位相検出部51は、再生信号の波形が位相ゼロとクロスし、位相の符号が反転するとき(以下、再生信号の位相がエッジ部分であるときとも称する)に、調整モジュール22により波形等化された再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部53に出力する。このとき、位相検出部51は、図2を参照して上述した制御モードに応じて、検出した位相誤差の情報をアシンメトリ補正回路43に供給している。
【0047】
反転間隔検出部52は、再生信号の位相がエッジ部分であるときに、位相検出部51により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出し、そのうちの最長反転間隔(以下、実測最長反転間隔とも称する)を、ある固定値(以下、TMAX固定値とも称する)で、目標の理想最長反転間隔に合わせるように制御する。
【0048】
すなわち、反転間隔検出部52は、実測最長反転間隔を理想最長反転間隔に合わせるためのTMAX固定値を、VCO回路27に対する制御情報としてセレクタ54に出力する。なお、再生中の記録媒体がDVDの場合、理想最長反転間隔は、14Tとされる。反転間隔が14Tとは、14クロック(=14T)で1回の反転があることを表す。
【0049】
ここで、PLL回路23には、2つの処理モードがある。実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた場合、PLL回路23の処理モードは微調整モードとなり、セレクタ54が、位相拡張部53側の端子に接続される。一方、再度、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた場合、PLL回路23の処理モードはラフモードとなり、セレクタ54が、反転間隔検出部52側の端子に接続される。
【0050】
すなわち、反転間隔検出部52は、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた場合、微調整モードに切り替えるため、セレクタ54を、位相拡張部53側の端子に切り替えさせ、再度、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた場合には、ラフモードに切り替えるため、セレクタ54を、自分(反転間隔検出部52)側の端子に切り替えさせる。
【0051】
また、反転間隔検出部52は、図2を参照して上述した制御モードに応じて、検出された再生信号の反転間隔の情報を適応等化制御部24に供給する。
【0052】
位相拡張部53は、位相検出部51からの位相誤差の情報(例えば、128ビット)を、例えば、512ビットの位相誤差の情報に拡張し、拡張した位相誤差の情報を、制御情報としてセレクタ54に出力する。
【0053】
セレクタ54は、反転間隔検出部52および位相拡張部53の制御のもと、接続する端子を、反転間隔検出部52または位相拡張部53側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ55に出力する。なお、セレクタ54は、常に、処理モード(ラフモードおよび微調整モードのどちらか一方)を示す信号を、アシンメトリ補正回路43に供給している。
【0054】
ループフィルタ55は、セレクタ54からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器25に出力する。
【0055】
図3のアシンメトリ補正回路43は、補正処理部61および補正値算出部62により構成されている。補正処理部61は、補正値算出部62により算出されたアシンメトリ補正の補正値を用いて、AGC42によりレベル調整が行われた再生信号の波形のアシンメトリを補正し、アシンメトリが補正された再生信号を、2値化部28およびPLL回路23に出力する。
【0056】
補正値算出部62は、図2を参照して上述した制御モードに応じて、位相検出部51からの位相誤差の情報および反転間隔検出部52からの反転間隔の情報の少なくとも一方を用いて、補正処理部61が用いるアシンメトリ補正値を算出する。
【0057】
次に、図4のフローチャートを参照して、図1の信号処理装置1の信号処理について説明する。記録媒体より読み出される再生信号は、入力端子11を介して、AD変換器21に入力される。
【0058】
ステップS11において、AD変換器21は、入力端子11を介して、アナログの再生信号を入力し、ステップS15において後述するようにしてVCO回路27から供給されるクロックに基づいて、デジタル信号に変換する。デジタルに変換された再生信号は、調整モジュール22のイコライザ41に出力される。
【0059】
ステップS12において、イコライザ41は、所定のイコライザ係数を用いて、AD変換器21によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC42に出力する。
【0060】
ステップS13において、AGC42は、イコライザ41により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路43に出力する。
【0061】
ステップS14において、アシンメトリ補正回路43の補正処理部61は、ステップS16において後述するようにして算出された補正値を用いて、AGC42によりレベル調整が行われた再生信号の波形の上下非対称歪み(アシンメトリ)を補正し、アシンメトリが補正された再生信号を、2値化部28およびPLL回路23に出力する。
【0062】
すなわち、ステップS12乃至S14において、記録媒体から読み出された再生信号は、イコライザ41、AGC42、およびアシンメトリ補正回路43からなる調整モジュール22により波形等化される。
【0063】
ステップS15において、PLL回路23、DA変換器25、ローパスフィルタ26、およびVCO回路27は、調整モジュール22により波形等化された再生信号の位相を検出し、クロックを生成する。この位相検出およびクロック生成処理は、図5を参照して後述する。
【0064】
ステップS15の処理により、PLL回路23により、波形等化された再生信号とクロックとの位相誤差および再生信号の反転間隔などが検出され、クロックの位相を再生信号の位相に同期させるようにVCO回路27が制御されて、VCO回路27により、クロックが生成され、AD変換器21に供給される。このクロックにより、次回のステップS11のデジタル化のタイミングが制御される。
【0065】
また、このとき、PLL回路23より、図2を参照して上述した制御モードに応じて、検出されたデータ(例えば、位相誤差および反転間隔の情報の少なくとも一方)が、アシンメトリ補正回路43に供給される。
【0066】
ステップS16において、アシンメトリ補正回路43は、補正値算出処理を実行する。この補正値算出処理は、図6を参照して後述するが、ステップS16の処理により、PLL回路23により検出されたデータを用いて、現在の再生信号に最適なアシンメトリ補正の補正値が算出され、算出された補正値が補正処理部61に供給される。
【0067】
ステップS17において、2値化部28は、調整モジュール22により波形等化された再生信号を2値化し、同期検出部29に出力する。例えば、2値化部28は、再生信号に対して、パーシャルレスポンス (1,2,2,2,1)方式と最尤検出方式を組み合わせたビタビ復号を行うことにより、0と1の2値であるチャネルビット列を検出することで、2値化を行う。
【0068】
ステップS18において、同期検出部29は、2値化された信号(チャネルビット列)から、所定の同期パターンを検出し、復調部30は、同期検出部29による同期検出(すなわち、同期検出部29により検出された同期パターン)に基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部31に出力する。
【0069】
ステップS19において、誤り訂正部31は、復調部30により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子12に出力する。
【0070】
以上のように、図1の信号処理装置1においては、PLL回路23により検出されたデータが用いられて現在の再生信号に最適なアシンメトリ補正の補正値が算出され、算出された補正値が用いられて、再生信号の波形のアシンメトリ補正が適応的に行われる。したがって、常に精度の高い補正が可能となり、常に高い信頼性で記録や再生を行うことができる。
【0071】
次に、図5のフローチャートを参照して、図4のステップS15の位相検出およびクロック生成処理について説明する。
【0072】
ステップS31において、位相検出部51は、調整モジュール22により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部52に出力する。
【0073】
ステップS32において、位相検出部51は、再生信号の位相がエッジ部分であるときに、再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部53に供給する。このとき、位相検出部51は、図2の制御モードに応じて、検出された位相誤差の情報を、アシンメトリ補正回路43に供給する。すなわち、制御モードが、位相誤差方式、および位相誤差方式と反転間隔方式の切り替えの場合、位相誤差の情報がアシンメトリ補正回路43に供給される。
【0074】
ステップS33において、位相検出部51により検出された位相に基づいて、反転間隔検出部52は、再生信号の位相がエッジ部分であるときに、波形等化された再生信号の反転間隔を検出する。このとき、反転間隔検出部52は、図2の制御モードに応じて、検出された再生信号の反転間隔の情報をアシンメトリ補正回路43に供給する。すなわち、制御モードが、反転間隔方式、および位相誤差方式と反転間隔方式の切り替えの場合、反転間隔の情報がアシンメトリ補正回路43に供給される。
【0075】
ステップS34において、反転間隔検出部52は、検出された再生信号の反転間隔のうちの実測最長反転間隔を理想最長反転間隔に合わせるためのTMAX固定値を、VCO回路27に対する制御情報としてセレクタ54に出力する。
【0076】
ステップS35において、位相拡張部53は、位相検出部51からの位相誤差の情報(例えば、128ビット)を、例えば、512ビットの位相誤差の情報に拡張し、拡張した位相誤差の情報を、制御情報としてセレクタ54に出力する。
【0077】
ステップS36において、セレクタ54は、最長反転間隔の落ち着き(すなわち、実測最長反転間隔が理想最長反転間隔に合ってきたか否か)に応じた制御情報を選択し、ループフィルタ55、DA変換器25およびローパスフィルタ26を介して、VCO回路27に出力する。
【0078】
すなわち、セレクタ54は、反転間隔検出部52および位相拡張部53の制御のもと、実測最長反転間隔と理想最長反転間隔とのずれが生じている場合(すなわち、位相誤差が乱れている場合)、PLL回路23の処理モードがラフモードであるとし、接続する端子を、反転間隔検出部52側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ55に出力する。また、セレクタ54は、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いた場合(すなわち、位相誤差が安定している場合)、PLL回路23の処理モードが微調整モードであるとし、接続する端子を、位相拡張部53側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ55に出力する。
【0079】
ループフィルタ55は、セレクタ54からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器25に出力する。DA変換器25は、PLL回路23からの周波数情報をアナログ化し、ローパスフィルタ26に出力する。ローパスフィルタ26は、周波数情報のノイズ(高周波成分)を除去し、VCO制御電圧としてVCO回路27に出力する。
【0080】
ステップS37において、VCO回路27は、PLL回路23からの制御情報に基づいて、クロックを生成し、生成したクロックを、AD変換器21に供給する。すなわち、VCO回路27は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成する。
【0081】
以上のように、PLL回路23においては、クロックを合わせるために位相誤差や反転間隔などが検出され、検出された位相誤差や反転間隔の情報が、アシンメトリ補正回路43に供給される。
【0082】
すなわち、アシンメトリ補正回路43においては、補正値の算出に、PLL回路23の位相検出処理においてもともと検出されるデータ(位相誤差データまたは反転間隔データなど)が用いられているので、わざわざ補正値を算出するためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。これにより、記録や再生に高い信頼性のあるシステムを構築することができる。
【0083】
次に、図6のフローチャートを参照して、図4のステップS16の補正値算出処理について説明する。なお、この処理は、位相誤差方式の補正値算出処理であり、図7に示される構成のPLL回路23およびアシンメトリ補正回路43により実行される。
【0084】
図7は、位相誤差方式の場合のPLL回路23およびアシンメトリ補正回路43の構成例を示している。なお、図7の例においては、反転間隔検出部52からアシンメトリ補正回路43に対して反転間隔の情報が供給されていない点のみが図3の例と異なるだけであり、その他は、図3のPLL回路23およびアシンメトリ補正回路43と共通しているので、その説明は繰り返しになるため省略する。
【0085】
すなわち、位相誤差方式の場合、補正値算出部62には、位相検出部51からの位相誤差の情報と、セレクタ54からの処理モード(ラフモードおよび微調整モードのどちらか一方)を示す信号が入力されている。なお、この位相誤差方式は、細かくアシンメトリ補正を行う制御方式であるが、周波数が乱れているときなど位相誤差が乱れている場合には使用することができない。したがって、補正値算出部62は、以下に説明するように、まず、処理モードを示す信号に基づいて、位相誤差が安定しているかを判定してから、位相検出部51からの位相誤差の情報を用いて、補正値を算出する。
【0086】
ステップS51において、補正値算出部62は、セレクタ54からの処理モードを示す信号に基づいて、位相誤差が安定しているか否かを判定する。例えば、信号が微調整モードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた状態であるので、ステップS51において位相誤差が安定していると判定され、処理は、ステップS52に進む。
【0087】
ステップS52において、補正値算出部62は、再生信号の位相がエッジ部分であるか否かを判定する。位相検出部51において位相誤差の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部62に、位相検出部51からの位相誤差の情報が供給されている場合、ステップS52において、再生信号の位相がエッジ部分であると判定され、処理は、ステップS53に進む。
【0088】
ステップS53において、補正値算出部62は、位相検出部51からの位相誤差の情報に帰還ゲインをかける。帰還ゲインは、+の値も−の値も取り得る。補正値算出部62は、ステップS54において、帰還ゲインがかけられた位相誤差の情報(以下、位相誤差の帰還ゲインとも称する)を、補正値よりも分解能が高い真値に足し、ステップS55において、位相誤差が足された真値から、補正値を導出(算出)する。
【0089】
ここで、直接ゲインを補正値に帰還するのではなく、真値を用いる理由は、補正値のばたつきを抑制するためである。なお、帰還ゲインが大きければ位相誤差の値が直接補正値に反映されるので変動が早い入力信号の波形などには有効となる。
【0090】
補正値算出部62により算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、補正値算出部62により算出された補正値に基づいて、アシンメトリ補正が行われる。
【0091】
一方、信号がラフモードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた状態であるので、ステップS51において位相誤差が安定していないと判定され、補正値算出処理は終了される。また、ステップS52において、再生信号の位相がエッジ部分ではないと判定された場合も、補正値算出処理は終了される。
【0092】
以上のように、位相誤差方式においては、位相誤差が安定している場合、再生信号の位相がエッジ部分である毎に補正値に帰還がかかるので、リアルタイムに補正値を算出することができる。これにより、細かいアシンメトリ補正をリアルタイムに行うことができる。
【0093】
次に、図8のフローチャートを参照して、図4のステップS16の補正値算出処理の他の例について説明する。なお、この処理は、反転間隔方式の補正値算出処理であり、図9に示される構成のPLL回路23およびアシンメトリ補正回路43により実行される。
【0094】
図9は、反転間隔方式の場合のPLL回路23およびアシンメトリ補正回路43の構成例を示している。なお、図9の例においては、位相検出部51からアシンメトリ補正回路43に対して位相誤差の情報が供給されていない点のみが図3の例と異なるだけであり、その他は、図3のPLL回路23およびアシンメトリ補正回路43と共通しているので、その説明は繰り返しになるため省略する。
【0095】
すなわち、反転間隔方式の場合、補正値算出部62には、反転間隔検出部52からの反転間隔の情報と、セレクタ54からの処理モード(ラフモードおよび微調整モードのどちらか一方)を示す信号が入力されている。なお、この反転間隔方式は、粗くアシンメトリ補正を行う制御方式であるが、反転間隔の情報を用いるため、位相誤差が乱れている場合でも使用することができる。したがって、反転間隔方式においては、補正値算出部62は、処理モードを示す信号は用いず、以下に説明するように、反転間隔検出部52からの反転間隔の情報を用いて、補正値を算出する。
【0096】
ステップS71において、補正値算出部62は、反転間隔検出部52からの反転間隔の情報を符号付きで積算する。ステップS72において、補正値算出部62は、内蔵するタイマにより計時動作を行い、予め設定されたリーク間隔が経過したか否かを判定する。ステップS72において、リーク間隔が経過したと判定された場合、処理は、ステップS73に進む。ステップS73において、補正値算出部62は、ゼロレベル方向へ積算値をリークする。
【0097】
なお、このとき、積算値が非線形にならないように小さな値でリークすることが好ましい。これにより、積算値が溜まり過ぎることが抑制される。
【0098】
ステップS72において、まだリーク間隔が経過していないと判定された場合、処理は、ステップS73をスキップし、ステップS74に進む。補正値算出部62は、ステップS74において、積算値が+閾値αよりも大きいか否かを判定し、積算値が+閾値αよりも大きいと判定した場合、ステップS75において、再生信号の位相がエッジ部分であるか否かを判定する。
【0099】
反転間隔検出部52において反転間隔の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部62に、反転間隔検出部52からの反転間隔の情報が供給されている場合、ステップS75において、再生信号の位相がエッジ部分であると判定され、処理は、ステップS76に進む。
【0100】
ステップS76において、補正値算出部62は、積算値に−帰還ゲインをかけ、−帰還ゲインがかけられた積算値(以下、積算値の−帰還ゲインとも称する)を真値に足す。すなわち、ステップS76においては、積算値を0レベル方向へ近づけるため、積算値が底下げされている。この後、処理は、ステップS80に進む。
【0101】
ステップS74において、積算値が+閾値α以下であると判定された場合、処理は、ステップS77に進む。補正値算出部62は、ステップS77において、積算値が−閾値αよりも小さいか否かを判定し、積算値が−閾値αよりも小さいと判定した場合、ステップS78において、再生信号の位相がエッジ部分であるか否かを判定する。
【0102】
上述したように、反転間隔検出部52において反転間隔の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部62に、反転間隔検出部52からの反転間隔の情報が供給されている場合、ステップS78において、再生信号の位相がエッジ部分であると判定され、処理は、ステップS79に進む。
【0103】
ステップS79において、補正値算出部62は、積算値に+帰還ゲインをかけ、+帰還ゲインがかけられた積算値(以下、積算値の+帰還ゲインとも称する)を真値に足す。すなわち、ステップS79においては、積算値を0レベル方向へ近づけるため、積算値が底上げされている。この後、処理は、ステップS80に進む。
【0104】
なお、帰還ゲインは、図6で上述したように+の値も−の値も取り得るが、図8の例においては、説明の便宜上、−帰還ゲインと+帰還ゲインに区別されている。
【0105】
ステップS80において、補正値算出部62は、積算値の−帰還ゲインまたは積算値の+帰還ゲインが足された真値から、補正値を導出(算出)する。
【0106】
補正値算出部62により算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、補正値算出部62により算出された補正値に基づいて、アシンメトリ補正が行われる。
【0107】
一方、ステップS75において、または、ステップS78において、再生信号の位相がエッジ部分ではないと判定された場合、補正値算出処理は終了される。
【0108】
以上のように、反転間隔方式においては、積算された反転間隔が用いられるので、位相誤差の安定、不安定によらず、常に、有効な補正値を算出することができる。すなわち、粗いアシンメトリ補正を常に行うことができるので、信頼性が高い。ただし、積算を行うことで、位相誤差方式よりもリアルタイム性に欠けてしまう。
【0109】
なお、反転間隔方式の簡易版として、調整モジュール22において調整された波形の符合(正なら+1、負なら-1)をアシンメトリ補正回路43にフィードバックして、反転間隔方式と同様に積算を行い、補正値の制御を行う方式もある。これは、DSV(digital sum value)制御といい、反転間隔方式の分解能を落とした制御方法である。
【0110】
次に、図10のフローチャートを参照して、図4のステップS16の補正値算出処理のさらに他の例について説明する。なお、この処理は、位相誤差方式および反転間隔方式の切り替えの場合の補正値算出処理であり、上述した図3に示される構成のPLL回路23およびアシンメトリ補正回路43により実行される。
【0111】
位相誤差方式および反転間隔方式の切り替えの場合には、まず、再生開始後、PLL回路23のクロック周波数が安定するまでは位相誤差が乱れているので、位相誤差の帰還ゲインをマスクして使用せず、反転間隔方式の補正値算出処理が行われ、PLL回路23のクロック周波数が安定して位相誤差も安定したら、位相誤差の帰還ゲインを用いての補正値算出処理が行われる。このとき、反転間隔方式における反転間隔の積算も動作しており、積算値がある閾値βを超えた場合に、位相誤差の帰還ゲインをマスクして、反転間隔の積算値の帰還ゲインを用いるようにする。そして、積算値がある閾値βを下回った場合に、再び、位相誤差の帰還ゲインを用いて補正値を算出する。なお、以下に詳しく説明する。
【0112】
ステップS91において、補正値算出部62は、セレクタ54からの処理モードを示す信号に基づいて、位相誤差が安定しているか否かを判定する。例えば、セレクタ54からの信号がラフモードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れている状態であるので、ステップS91において位相誤差が安定していないと判定され、処理は、ステップS92に進む。
【0113】
ステップS92において、補正値算出部62は、図8を参照して上述した反転間隔方式の補正値算出処理を実行する。ステップS92の補正値算出処理により、反転間隔が積算値が用いられて、補正値が算出される。そして、算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、反転間隔の積算値を用いて算出された補正値が用いられてアシンメトリ補正が行われる。
【0114】
一方、例えば、セレクタ54からの信号が微調整モードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた状態であるので、ステップS91において位相誤差が安定していると判定され、処理は、ステップS93に進む。
【0115】
ステップS93において、補正値算出部62は、反転間隔検出部52からの反転間隔の情報を符号付きで積算する。ステップS94において、補正値算出部62は、内蔵するタイマにより計時動作を行い、予め設定されたリーク間隔が経過したか否かを判定する。ステップS94において、リーク間隔が経過したと判定された場合、処理は、ステップS95に進む。ステップS95において、補正値算出部62は、ゼロレベル方向へ積算値をリークする。
【0116】
ステップS94において、まだリーク間隔が経過していないと判定された場合、処理は、ステップS95をスキップし、ステップS96に進む。補正値算出部62は、ステップS96において、反転間隔の積算値が閾値βよりも小さいか否かを判定し、反転間隔の積算値が閾値β以上であると判定した場合、位相誤差が乱れてきているため、ステップS97において、積算値に帰還ゲインをかけ、帰還ゲインがかけられた積算値(以下、積算値の帰還ゲインとも称する)を真値に足す。この後、処理は、ステップS100に進む。
【0117】
ステップS96において、反転間隔の積算値が閾値βよりも小さいと判定された場合、処理は、ステップS98に進む。すなわち、この場合、位相誤差は安定しているので、補正値算出部62は、ステップS98において、再生信号の位相がエッジ部分であるか否かを判定し、エッジ部分であると判定した場合、ステップS99において、位相誤差に帰還ゲインをかけ、位相誤差の帰還ゲインを真値に足す。この後、処理は、ステップS100に進む。
【0118】
ステップS100において、補正値算出部62は、反転間隔の積算値の帰還ゲインまたは位相誤差の帰還ゲインが足された真値から、補正値を導出する。補正値算出部62により算出された補正値は、補正処理部61に供給されて、補正値算出処理は終了される。これにより、次回の図4のステップS14においては、補正値算出部62により算出された補正値に基づいて、アシンメトリ補正が行われる。
【0119】
また、ステップS98において、エッジ部分ではないと判定された場合、補正値算出処理は終了される。
【0120】
以上のように、位相誤差が乱れている場合には、反転間隔方式の補正値算出処理が行われ、位相誤差が安定している場合には、位相誤差方式の補正値算出処理が行われるので、反転間隔方式または位相誤差方式だけの場合よりも、その2つの方式の利点を活かした、常に精度の高いアシンメトリ補正を行うことができる。
【0121】
また、位相誤差が安定している場合にも、常に、反転間隔の積算値をある閾値βと比較するようにしたので、位相誤差が不安定になったときであっても、アシンメトリ補正が行われるので、常に高い信頼性での再生や記録の処理を行うことができる。
【0122】
図11は、図3のPLL回路23およびアシンメトリ補正回路43の他の構成例を示している。なお、図11の例においては、補正値算出部62が補正値算出部101に入れ替わった点と、2値化部28が2値化部102に入れ替わった点が図3の例と異なるだけであり、その他は、図3のPLL回路23およびアシンメトリ補正回路43と共通している。
【0123】
すなわち、図11の補正値算出部101は、図3の補正値算出部62と同様に、位相誤差方式および反転間隔方式の少なくとも1の方式でアシンメトリ補正の補正値を算出し、算出した補正値を、補正処理部61だけでなく、2値化部102にも供給する。
【0124】
2値化部102は、補正値算出部101により最適に算出されたアシンメトリ補正の補正値を参照して、調整モジュール22により波形等化された信号に対して、ビタビ復号を行うことにより、0と1の2値であるチャネルビット列を検出することで、2値化を行い、同期検出部29に出力する。
【0125】
すなわち、2値化部102は、ビタビ復号など、レベル差に基づいて2値化しているので、波形が歪んでいるとレベルの目標値が多少ずれてしまう。このずれ量を、アシンメトリ補正の補正値(補正においてどれだけずらしたか)を参照して予め知っておくことで、2値化部102においては、2値化の精度を向上させることができる。
【0126】
なお、図11の信号処理装置1の信号処理は、図4のステップS17における2値化処理が、2値化部102が補正値算出部101により最適に算出されたアシンメトリ補正の補正値を参照して、2値化することが異なるだけであり、図4を参照して上述した信号処理と基本的に同様であるので、その図示および説明は省略する。
【0127】
以上のように、信号処理装置1において、PLL回路23の位相検出処理においてもともと検出されているデータに基づいて、アシンメトリ補正の補正値が算出されるので、わざわざ補正値を算出するためのデータを生成することなく、簡単な構成で、常に高い信頼性での記録や再生の処理が可能となる。これにより、再生時の読み取りエラーなどを抑制することができる。
【0128】
また、補正値算出部101により最適に算出されたアシンメトリ補正の補正値を2値化部102にフィードフォアするようにしたので、2値化部102における2値化の精度を向上させることができる。
【0129】
なお、上述した信号処理装置1は、例えば、楽曲や映像などの信号を再生する再生装置、楽曲や映像の信号を再生する再生ブロックが含まれる記録再生装置などに適用することができる。
【0130】
また、上記説明においては、例えば、記録媒体が、DVDなどの光ディスクの場合の例を説明したが、記録媒体は、光ディスクに限らず、例えば、MD(mini-disk)などの光磁気ディスクやハードディスクなど、アナログの信号が書き込まれる記録媒体とすることができる。
【0131】
なお、本明細書において、フローチャートを参照して説明した各ステップの処理は、必ずしもフローチャートに記載された順序に沿って時系列に行う必要はなく、また、可能であれば、並列的に行ってもよい。
【0132】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【0133】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【0134】
【図1】本発明を適用した信号処理装置の構成例を示すブロック図である。
【図2】図1のアシンメトリ補正回路による制御モードを説明する図である。
【図3】図1のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図4】図1の信号処理装置の信号処理について説明するフローチャートである。
【図5】図4のステップS15の位相検出およびクロック生成処理について説明するフローチャートである。
【図6】位相誤差方式の補正値算出処理を説明するフローチャートである。
【図7】図6の補正値算出処理を実行する図1のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図8】反転間隔方式の補正値算出処理を説明するフローチャートである。
【図9】図8の補正値算出処理を実行する図1のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図10】位相誤差方式および反転間隔方式の切り替えの場合の補正値算出処理を説明するフローチャートである。
【図11】図1のPLL回路およびアシンメトリ補正回路の他の構成例を示すブロック図である。
【符号の説明】
【0135】
1 信号処理装置, 11 入力端子, 12 出力端子, 21 AD変換器, 22 調整モジュール, 23 PLL回路, 25 DA変換器, 26 ローパスフィルタ, 27 VCO回路, 28 2値化部, 29 同期検出部, 30 復調部, 31 誤り訂正部, 41 イコライザ, 42 AGC, 43 アシンメトリ補正回路,51 位相検出部, 52 反転間隔検出部,53 位相拡張部, 54 セレクタ, 55 ループフィルタ,61 補正処理部, 62 補正値算出部
【特許請求の範囲】
【請求項1】
入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路において、
前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータを用いて、補正値を算出する補正値算出手段と、
前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段と
を備えるアシンメトリ補正回路。
【請求項2】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出する
請求項1に記載のアシンメトリ補正回路。
【請求項3】
前記補正値算出手段は、前記入力信号の波形のエッジにおいて、前記PLL回路により検出される位相誤差データに帰還ゲインをかけ、前記帰還ゲインがかけられた前記位相誤差データを、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出する
請求項2に記載のアシンメトリ補正回路。
【請求項4】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される反転間隔データの積算値を用いて、前記補正値を算出する
請求項1に記載のアシンメトリ補正回路。
【請求項5】
前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づいて、前記積算値に帰還ゲインをかけ、前記帰還ゲインがかけられた前記積算値を、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出する
請求項4に記載のアシンメトリ補正回路。
【請求項6】
前記PLL回路において位相誤差が安定している場合、前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値が所定の閾値よりも小さいとき、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出し、前記積算値が所定の閾値以上のとき、前記積算値を用いて、前記補正値を算出し、
前記PLL回路において位相誤差が安定していない場合、前記補正算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づき、前記積算値を用いて、前記補正値を算出する
請求項1に記載のアシンメトリ補正回路。
【請求項7】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を2値化する2値化手段に供給される
請求項1に記載のアシンメトリ補正回路。
【請求項8】
入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、
前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、
算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する
ステップを含むアシンメトリ補正方法。
【請求項9】
記録媒体より読み出された信号を処理する信号処理装置において、
前記信号を入力する信号入力手段と、
波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路と、
前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段と
を備える信号処理装置。
【請求項1】
入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路において、
前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータを用いて、補正値を算出する補正値算出手段と、
前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段と
を備えるアシンメトリ補正回路。
【請求項2】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出する
請求項1に記載のアシンメトリ補正回路。
【請求項3】
前記補正値算出手段は、前記入力信号の波形のエッジにおいて、前記PLL回路により検出される位相誤差データに帰還ゲインをかけ、前記帰還ゲインがかけられた前記位相誤差データを、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出する
請求項2に記載のアシンメトリ補正回路。
【請求項4】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される反転間隔データの積算値を用いて、前記補正値を算出する
請求項1に記載のアシンメトリ補正回路。
【請求項5】
前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づいて、前記積算値に帰還ゲインをかけ、前記帰還ゲインがかけられた前記積算値を、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出する
請求項4に記載のアシンメトリ補正回路。
【請求項6】
前記PLL回路において位相誤差が安定している場合、前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値が所定の閾値よりも小さいとき、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出し、前記積算値が所定の閾値以上のとき、前記積算値を用いて、前記補正値を算出し、
前記PLL回路において位相誤差が安定していない場合、前記補正算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づき、前記積算値を用いて、前記補正値を算出する
請求項1に記載のアシンメトリ補正回路。
【請求項7】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を2値化する2値化手段に供給される
請求項1に記載のアシンメトリ補正回路。
【請求項8】
入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、
前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、
算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する
ステップを含むアシンメトリ補正方法。
【請求項9】
記録媒体より読み出された信号を処理する信号処理装置において、
前記信号を入力する信号入力手段と、
波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路と、
前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段と
を備える信号処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−103020(P2008−103020A)
【公開日】平成20年5月1日(2008.5.1)
【国際特許分類】
【出願番号】特願2006−284603(P2006−284603)
【出願日】平成18年10月19日(2006.10.19)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成20年5月1日(2008.5.1)
【国際特許分類】
【出願日】平成18年10月19日(2006.10.19)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]