インクジェットプリンター及びヘッド駆動回路
【課題】印刷前にＤ／Ａコンバーターの故障を検知する仕組みを提供することにより、Ｄ／Ａコンバーターの故障による印字異常を防止する。
【解決手段】印字データを受け付ける入力インターフェイス１６と、デジタルデータである駆動波形を格納しているメモリーと、デジタルデータである駆動波形をアナログデータである駆動波形に変換するＤ／Ａコンバーターと、アナログデータである駆動波形、及び印字データをヘッドに出力する出力インターフェイス１９と、Ａ／Ｄコンバーターを有するＤ／Ａコンバーター故障検出回路１８と、を備え、Ａ／Ｄコンバーターは、Ｄ／Ａコンバーターの出力であるアナログデータをデジタルデータに変換し、Ｄ／Ａコンバーター故障検出回路１８は、Ａ／Ｄコンバーターの出力値に基づいてＤ／Ａコンバーターが故障しているか否かを検出する。
【解決手段】印字データを受け付ける入力インターフェイス１６と、デジタルデータである駆動波形を格納しているメモリーと、デジタルデータである駆動波形をアナログデータである駆動波形に変換するＤ／Ａコンバーターと、アナログデータである駆動波形、及び印字データをヘッドに出力する出力インターフェイス１９と、Ａ／Ｄコンバーターを有するＤ／Ａコンバーター故障検出回路１８と、を備え、Ａ／Ｄコンバーターは、Ｄ／Ａコンバーターの出力であるアナログデータをデジタルデータに変換し、Ｄ／Ａコンバーター故障検出回路１８は、Ａ／Ｄコンバーターの出力値に基づいてＤ／Ａコンバーターが故障しているか否かを検出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェットプリンター、及びＤ／Ａコンバーター故障検出機能を備えたヘッド駆動回路に関する。
【背景技術】
【０００２】
従来、インクジェットプリンターでは、図１２に示すように、ヘッド駆動回路８８において増幅した駆動波形ＣＯＭを生成し、キャリッジ上に搭載した印字ヘッドに出力している。
【０００３】
また、ヘッド駆動回路８８の構成は、例えば、特許文献１に記載されているように、ヘッド駆動回路にＡ／Ｄコンバーターを追加して、ヘッドに印加される駆動波形（ＣＯＭ）をヘッド駆動回路８８にフィードバックする構成が知られている。特許文献１では、このフィードバックした駆動波形と、メモリーに予め保存されている駆動波形データとを比較し、その差が大きければ、駆動波形データに補正を行うことで、ヘッド駆動回路からヘッドまでの経路で生じる駆動波形（ＣＯＭ）の理想値と実測値の差を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３４１０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のヘッド駆動回路では、Ｄ／Ａコンバーターが故障した場合、駆動波形（ＣＯＭ）は本来印加したい駆動波形と大きく異なることになり、例えば階段状の電圧がヘッドに印加されることにより、急激な電圧変化が生じ圧電素子に急峻な変化が与えられ、ヘッドによる誤印字を引き起こすという問題があった。特許文献１では、駆動波形の異常に対して駆動波形補正量を用いて検知できるようにしているが、特許文献１の方法では、駆動波形を圧電素子に入力後、検出を行う為、ヘッドによる誤印字を解決することができない。また、Ｄ／Ａコンバーターが入力端子短絡などにより故障している場合、デジタル入力に補正をかけて解決を図ろうとするが、Ｄ／Ａコンバーター自身が故障している為、補正がかけられず、駆動波形の出力が不安定となり誤印字や印字品質の劣化を招いてしまう。
そこで、本発明は、印刷前にＤ／Ａコンバーターの故障を検知する仕組みを提供することにより、Ｄ／Ａコンバーターの故障による印字異常を防止することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］印字データを受け付ける入力インターフェイスと、デジタルデータである駆動波形を格納しているメモリーと、前記デジタルデータである駆動波形をアナログデータである駆動波形に変換するＤ／Ａコンバーターと、前記アナログデータである駆動波形、及び印字データをヘッドに出力する出力インターフェイスと、Ａ／Ｄコンバーターを有するＤ／Ａコンバーター故障検出回路とを備え、前記故障検出回路は、印字動作前に、前記Ａ／Ｄコンバーターによって、前記Ｄ／Ａコンバーターの出力であるアナログ値をデジタルデータに変換し、前記デジタルデータが許容できる出力値上限及び下限の範囲内に収まっているか否かで故障を判定する、ことを特徴とするヘッド駆動回路。
【０００８】
本適用例によれば、前記Ｄ／Ａコンバーターが何らかの故障により、前記Ｄ／Ａコンバーターに入力されるデジタルデータの変化に対して、前記Ｄ／Ａコンバーターのアナログ出力値が急激な電圧変化が起き、前記ヘッドによる誤吐出をしてしまう状況であった場合、前記故障検出回路によって印字前に予め前記Ｄ／Ａコンバーターにデジタルデータを与え、前記Ｄ／Ａコンバーターのアナログ出力値を前記Ａ／Ｄコンバーターによってサンプリングして、前記故障検出回路にフィードバックする。よって前記Ｄ／Ａコンバーターの全デジタル入力に対する、前記Ｄ／Ａコンバーターのアナログ出力値が、許容できる上限及び下限の範囲のチェックを行っているため、上述したような入力のデジタルデータに対して急激な電圧変化が起きる場合、故障していると判断し、印字動作を行わない。これによって、Ｄ／Ａコンバーター故障によるインクの誤吐出を防ぐことができる。
【０００９】
［適用例２］前記ヘッドＤ／Ａコンバーター故障検出回路が故障を検出する際、前記Ｄ／Ａコンバーターの出力を、前記ヘッドに搭載されている圧電素子に電気的に開放、短絡制御を行う。アナログＳＷをオフした状態、即ち、Ｄ／Ａコンバーターの出力がＡ／Ｄコンバーター以外電気的に開放されている状態で行うことを特徴とする上記ヘッド駆動回路。
【００１０】
本適用例によれば、前記故障検出回路によって、前記故障検査を、Ｄ／Ａコンバーターの出力が電気的に開放されている状態で行うため、前記ヘッドが故障していた場合、前記故障検出中に、前記Ｄ／Ａコンバーターの出力電圧が急激な変化を起こしても、前記Ｄ／Ａコンバーターから前記ヘッドに搭載の圧電素子には電流が流れず、Ｄ／Ａコンバーター故障検出中の誤印字を防ぐことができる。また、前記Ｄ／Ａコンバーターの出力端子から急激な電流が流れる場合、前記Ｄ／Ａコンバーターの周辺素子である、過電流保護ヒューズや、前記Ｄ／Ａコンバーターのアナログ出力値の電流増幅用トランジスターなどが壊れる可能性があるが、本適用例を用いれば、周辺の素子を壊さず、故障検出を行うことができる。
【００１１】
［適用例３］前記Ａ／Ｄコンバーターの分解能は前記Ｄ／Ａコンバーターの分解能よりも高い、ことが好ましい。
【００１２】
前記Ａ／Ｄコンバーターの分解能が、前記Ｄ／Ａコンバーターの分解能より低い場合、前記故障検査を行う際、前記Ｄ／Ａコンバーターに入力したデジタルデータに比べ、前記Ａ／Ｄコンバーターによってサンプリングして、前記Ｄ／Ａコンバーター故障検出回路にフィードバックした前記Ｄ／Ａコンバーターの出力デジタルデータは、低階調であるため、量子化誤差が乗り、正しく比較できない可能性がある。本適用例によって、前記Ａ／Ｄコンバーターの分解能を前記Ｄ／Ａコンバーターの分解能より高くすることで、上述の問題を回避することが可能である。
【００１３】
［適用例４］前記Ｄ／Ａコンバーター故障検出回路は、前記Ｄ／Ａコンバーターのデジタルデータ入力に対し、前記Ａ／Ｄコンバーターによってサンプリングされた前記Ｄ／Ａコンバーターのアナログ出力値のデジタル変換データが、予め定めた上限値より大きい、もしくは予め定めた下限値より小さい、もしくは、前記Ｄ／Ａコンバーターのデジタル入力に対する前記Ｄ／Ａコンバーターのアナログ出力値のデジタル変換データの入出力特性の傾きが予め定めた下限値より小さい場合、もしくは予め定めた上限値より大きい場合、前記Ｄ／Ａコンバーターが故障していると判断する、ことを特徴とする上記ヘッド駆動回路。
【００１４】
本適用例によれば、前記Ｄ／Ａコンバーターのデジタルデータ入力に対する、前記Ｄ／Ａコンバーターのアナログ出力値が、前記Ｄ／Ａコンバーターのアナログ出力値の理想値より、大きくかけ離れていれば故障と検知される。また、前記Ｄ／Ａコンバーターのデジタルデータ入力と前記Ｄ／Ａコンバーターの出力アナログ値との入出力特性の傾きが予め定めた下限値より小さい場合、もしくは予め定めた上限値より大きい場合、故障と検知される。これにより、前記Ｄ／Ａコンバーターが、前記Ｄ／Ａコンバーターのデジタルデータ入力に対する前記Ｄ／Ａコンバーターのアナログ出力値の入出力特性が正常な特性である線形関係を崩すような故障を起こした場合、前記Ｄ／Ａコンバーターから出力される駆動波形が歪むなど駆動波形の形状が変わってしまい、印字異常及び印字品質の劣化を招く可能性があるが、本適用例ではＤ／Ａコンバーター故障として検知して印刷を行わないため、Ｄ／Ａコンバーター故障による印字異常及び印字品質の劣化を防ぐことができる。
【図面の簡単な説明】
【００１５】
【図１】インクジェット式プリンター機能ブロック図。
【図２】ヘッド駆動回路の機能ブロック図。
【図３】ＲＯＭのメモリーマップ。
【図４】駆動波形パルス選択回路の機能部ブロック図。
【図５】インクジェットプリンターにおける駆動信号（パルス）と印字データ並びにプログラム（パターン）データ等との関係を示す説明図。
【図６】故障検出シーケンスを表すフローチャート。
【図７】ヘッドのアナログＳＷをオフする際の、ＳＣＬＫ、ＳＩ、ＳＰのタイミングチャート。
【図８】駆動波形デジタルデータ保存メモリーのメモリーマップ。
【図９】ＲＡＭのメモリーマップ。
【図１０】Ｄ／Ａコンバーターの入出力特性の理想値と実測値の差を表したグラフ。
【図１１】理想的な入出力特性を持つＤ／Ａコンバーターの時の入力波形に対する出力波形と、Ｄ／Ａコンバーター故障時の入力駆動波形に対する出力駆動波形を表したグラフ。
【図１２】従来のインクジェットプリンターにおける、ヘッド駆動ユニット（波形生成回路、電流増幅回路、及びヘッドドライバー回路）の構成を示す機能ブロック図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載が無い限り、これらの態様に限られるものではない。
【００１７】
まず、本発明の実施形態に係るインクジェット式プリンター（以下、プリンターと略称する。）の構成について説明する。図１は、本発明の実施形態に係るプリンターヘッド駆動回路を含むプリンターの全体構成を示している。図１において、本実施形態のプリンターは、印字データ生成回路１、ヘッド駆動回路２、印字ヘッド（以下、ヘッドと略称する。）３、及びメカ機構４から構成されている。メカ機構４は、紙送りモーター（図示せず）や紙送りローラー（図示せず）、キャリッジ機構（図示せず）などからなる。紙送りモーターや紙送りローラーは、印刷用紙などの記録媒体（図示せず）を順次送り出して副走査を行うものである。キャリッジ機構は、ヘッドを搭載するキャリッジ（図示せず）と、このキャリッジをタイミングベルト（図示せず）を介して走行させるキャリッジモーター（図示せず）などからなり、ヘッドを主走査させるものである。
【００１８】
前記印字データ生成回路１は、ホストコンピューター（図示せず）などからの多値階層情報を含む印字データなどを受信するインターフェイス（Ｉ／Ｆ）１０と、多値階層情報を基に生成したドットパターンを表す後述する印字データＳＩやパターンデータＳＰなどの各種データの記憶を行うＲＡＭ１１と、各種データ処理を行うためのルーチンなどを記憶したＲＯＭ１２と、前記メカ機構４の動作にあわせて前記印字データＳＩと、前記パターンデータＳＰと、前記ヘッド駆動回路２に駆動波形出力命令の設定・出力制御を行うＣＰＵやＡＳＩＣなどから構成される制御部１４と、前記印字データＳＩの同期信号ＳＣＬＫを生成する発振回路（発振器）１３と、ドットパターンデータに展開された印字データＳＩとパターンデータＳＰをヘッド駆動回路に送信するなどの機能を担うインターフェイス１５とを備えている。
ここで、前記ヘッド駆動回路２は、前記印字データ生成回路１に対してＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）などのケーブルを介して回路接続されている。
【００１９】
前記ヘッド駆動回路２は、前記印字データ生成回路１からの信号を受信する入力インターフェイス１６と駆動波形生成回路１７とＤ／Ａコンバーター故障検出回路１８と前記ヘッド３へ信号を出力する出力インターフェイス１９とを有する。
【００２０】
図２は、ヘッド駆動回路２の機能ブロック図を示している。前記駆動波形生成回路１７は、駆動波形のデジタルデータを保存する駆動波形デジタルデータ保存メモリー２２と、前記駆動波形デジタルデータ保存メモリー２２から駆動波形の傾き情報をラッチする第１ラッチ２３と、前記第１ラッチ２３の傾き情報から駆動波形を形成する加算器２４と、前記駆動波形デジタルデータ保存メモリー２２から駆動波形の初期電圧を読み出し前記加算器２４の加算結果を保存する第２ラッチ２５と、前記第２ラッチ２５のデジタルデータで表現された駆動波形信号をアナログ信号に変換するＤ／Ａコンバーター２６と、前記Ｄ／Ａコンバーター２６の駆動波形信号の電流を増幅する電流増幅回路（電流増幅器）２７を有し、前記印字データ生成回路１から受信した前記駆動波形吐出命令に応じて、前記Ｄ／Ａコンバーター２６によってアナログ値に変換された駆動波形ＣＯＭを前記出力インターフェイス１９を介して前記ヘッド３に出力する。また、前記駆動波形生成回路１７は、前記駆動波形ＣＯＭと共に前記駆動波形ＣＯＭ内の駆動パルスを後述する圧電素子へ印加するタイミング信号であるラッチ信号ＬＡＴ及びチャンネル信号ＣＨを、前記Ｄ／Ａコンバーター故障検出回路１８と前記出力インターフェイス１９を介して前記ヘッド３に出力する。
【００２１】
前記Ｄ／Ａコンバーター故障検出回路１８は、前記駆動波形生成回路１７が有する前記Ｄ／Ａコンバーター２６が故障していないかを検出する。具体的には図２に示す、Ａ／Ｄコンバーター（ＡＤＣ）５３、アナログＳＷオフパターン生成回路５４、制御・演算部５１、ＲＡＭ５２、ＲＯＭ５０、ＳＣＬＫ用マルチプレクサー５６、印字データＳＩとパターンデータＳＰ用マルチプレクサー５７、ＬＡＴ用マルチプレクサー５５から構成される。
【００２２】
前記ＲＯＭ５０には、図３に示すように前記Ｄ／Ａコンバーター２６のデジタル入力に対する、Ｄ／Ａコンバーター２６のアナログ出力値の許容できる範囲の上限（ＤＡＵＬ（ｋ））、下限（ＤＡＬＬ（ｋ））と、前記Ｄ／Ａコンバーター２６のデジタルデータ入力に対する、アナログ出力値の入出力特性の傾きの許容できる上限値αｍａｘ、下限値αｍｉｎが予め格納されている。ここで、ｋはＤ／Ａコンバーター２６に入力されるデジタルデータで０〜１０２３の範囲を持つ。また、前記ＲＯＭ５０は後述する故障検出の結果を保存する機能を担う。
【００２３】
前記ＲＡＭ５２は、前記Ａ／Ｄコンバーター５３のサンプリング結果の平均値の算出や、故障検出判定の中間データなどを保存するのに使用される。
【００２４】
前記アナログＳＷオフパターン生成回路５４は、故障検出中に駆動波形生成回路１７の駆動波形（ＣＯＭ）出力の信号線が後述するヘッドの圧電素子と電気的開放状態にする前記印字データＳＩと、前記パターンデータＳＰ及び前記ラッチ信号ＬＡＴを生成する。
【００２５】
前記ＳＣＬＫ用マルチプレクサー５６、前記印字データＳＩとパターンデータＳＰ用マルチプレクサー５７、及び前記ＬＡＴ用マルチプレクサー５５は、故障検出中は前記アナログＳＷオフパターン生成回路５４の出力が前記ヘッド３と電気的に接続し、故障検出中以外では、前記印字データ生成回路１の出力、及び前記駆動波形デジタルデータ保存メモリー２２の出力が前記ヘッド３に電気的に接続する。
【００２６】
前記Ａ／Ｄコンバーター５３は、前記Ｄ／Ａコンバーター２６によって生成されたアナログ値をデジタル値に変換する。なお、前記Ａ／Ｄコンバーター５３の分解能は前記Ｄ／Ａコンバーター２６の分解能以上のものを使用する。
【００２７】
前記制御・演算部５１は、前記Ｄ／Ａコンバーター２６に対して、入力するデジタル値のパターンの生成、後述するヘッドのアナログＳＷの開放制御、サンプリング回路のサンプリング結果の平均値算出、及び前記平均値の結果に基づいて故障検出、を行う。故障検出は、前記平均値が、前記上限（ＤＡＵＬ（ｋ））、前記下限（ＤＡＬＬ（ｋ））の範囲内か否かの比較に基づいて行われる。さらには、故障が検出された場合は、前記印字データ生成回路１を介して、前記ホストコンピューターに接続されているディスプレイ等の表示装置へその旨を表示させる機能を有する。
【００２８】
パワー系電源供給制御回路５８は、前記駆動波形生成回路１７内のパワートランジスターの駆動用電源のオン／オフの切り替えを行う。前記Ｄ／Ａコンバーター２６が故障している場合、前記Ｄ／Ａコンバーター２６に入力されるデジタルデータが、出力データ０Ｖの設定である（００００００００００）2にも関わらず、０Ｖより大きな電圧が出力される場合がある。また、後述する前記駆動波形パルス選択回路２０内の図４の第１ラッチ６４と、第２ラッチ６５、制御回路（制御ロジック）６６にセットされている前記印字データ及びパターンデータは電源起動時には不定のため、図４のスイッチ回路６９内のアナログＳＷのオン／オフ状態が不定となり、前記電源起動時に出力されるＤ／Ａコンバーター故障電圧が前記圧電素子にかかる可能性がある。この場合、前記圧電素子は電気回路としてはコンデンサーとして動作する為、前記電圧印加時に電流が流れ、結果、Ｄ／Ａコンバーター周辺の素子（電源の保護ヒューズや駆動回路のトランジスターなど）を壊す恐れがある。前記パワー系電源供給制御回路５８は、前記問題を回避するためのものである。即ち、ＣＰＵやＡＳＩＣなどのロジックＩＣを駆動する低圧用のロジック用電源（図示しない）と、前記駆動波形生成回路１７内のパワートランジスターに供給する高圧のパワー系電源（図示しない）の供給路を分け、前記パワー系電源供給制御回路５８によって、前記スイッチ回路６９内のアナログＳＷが開放状態になっている事を確認してから、前記パワー系電源から前記パワートランジスターに対して、電力を供給する。
【００２９】
なお、前記出力インターフェイス１９と前記ヘッド３とはＦＦＣなどのケーブルを介して接続されている。
【００３０】
前記ヘッド３は、ノズル列構造や、圧力発生室、更にはインク流路系等を含む機械的構成の他、駆動波形パルス選択回路２０を備えている。図４はこの駆動波形パルス選択回路２０を示している。
【００３１】
駆動波形パルス選択回路２０は、第１シフトレジスター（ＳＲ）６１及び第２シフトレジスター６２、第３シフトレジスター６３からなるシフトレジスターと、第１ラッチ６４と第２ラッチ６５とからなるラッチ回路と、デコーダー６７、制御ロジック６６と、レベルシフター６８と、スイッチ回路６９と、吐出駆動素子２１とを備えて構成されている。そして、前記各シフトレジスターと、前記各ラッチ回路、前記デコーダー、前記スイッチ回路、及び、前記吐出駆動素子は、それぞれプリントヘッドの各ノズル開口に対応して複数設けられる。
【００３２】
前記ヘッド３は、前記ヘッド駆動回路２からの前記駆動波形ＣＯＭと、前記印字データＳＩと、前記パターンデータＳＰと、ノズル印加タイミング信号（ＬＡＴ信号、ＣＨ信号）とに基づいてインク滴を吐出する。
具体的には、前記印字データＳＩは、ノズル毎に２ビットのデータ幅を持ち、非記録、小ドット、中ドット、大ドットからなる４階調を表す階調情報によって構成される。
前記印字データＳＩは、１印刷周期毎に前記同期信号ＳＣＬＫに同期して、前記２ビットのデータの上位ビットを第１シフトレジスター６１、下位ビットを第２シフトレジスター６２にセットされる。前記第１シフトレジスター６１及び前記第２シフトレジスター６２のデータは、ＬＡＴ信号によって、それぞれ接続されている前記第１ラッチ６４及び第２ラッチ６５にデータが伝送される。
前記パターンデータＳＰは第３シフトレジスター６３に伝送される。このパターンデータＳＰは、図５（Ａ），（Ｂ）に示すように、前記印字データＳＩの各階調に対して圧電素子に印加する駆動波形パルスを定義づけるものであり、プログラム可能な前記デコーダーのデコード動作の定義データである。
【００３３】
前記制御・演算部５１は、前記印字データＳＩと前記パターンデータＳＰによって選択された駆動パルスが前記圧電素子に印加されるように、前記ＬＡＴ信号及び前記ＣＨ信号に同期して、前記スイッチ回路６９内のアナログスイッチのオン／オフ制御を行う。具体的には、前記印字データＳＩ及び前記パターンデータＳＰによって１印刷周期内の初回の駆動パルスが選択された場合は、前記ラッチ信号ＬＡＴのタイミングで前記スイッチ回路６９内のアナログスイッチをオンし、それ以降の駆動パルスが選択された場合は、ＣＨ信号のパルス毎に前記スイッチ回路６９内のアナログＳＷをオン／オフする。
本実施形態においては、前記Ｄ／Ａコンバーター故障検出回路１８による故障検出は、駆動波形生成回路１７の出力を電気的に開放した状態の下で行われる。ここで、開放した状態とは、具体的には、図４の前記スイッチ回路６９内のアナログＳＷをオフ（開放）した状態をさす。
【００３４】
続いて、故障検出シーケンスを図２、及び図６のフローチャートに沿って説明する。
【００３５】
まず、プリンターの電源の起動を検知したらステップ１（Ｓ１）を実行する。
ステップ１（Ｓ１）では、ロジック電源（ＣＰＵやＡＳＩＣなど、ロジックＩＣを駆動する低圧の電源）をオンする。なお、上述したとおり、前記駆動波形生成回路１７内のパワートランジスターは、前記パワー系電源供給制御回路５８によって、前記パワー系電源より電力が供給されていないものとする。
【００３６】
ステップ２（Ｓ２）では、前記ＲＯＭ５０から、前回実行した故障検出判定結果を読み出す。
【００３７】
ステップ３（Ｓ３）では、読み出した故障検出判定結果が、前回故障検出時にＤ／Ａコンバーター２６が故障していたと判断した旨を示す場合、新たに故障検出を行わずにステップ４に移行する。
ステップ４（Ｓ４）では、前記Ｄ／Ａコンバーター２６が故障していることを、前記印字データ生成回路１を介して前記ホストコンピューターのディスプレイに表示し、前記ＲＯＭ５０の前記Ｄ／Ａコンバーター故障検出フラグ（図３参照）を故障＝１としてデータを書き込む。なお、前記故障検出フラグは、前記Ｄ／Ａコンバーター２６の交換などシステムが復旧可能となった場合、正常＝０を前記ホストコンピューターなどから書き込めるものとする。
【００３８】
ステップ３（Ｓ３）において、前回実行した故障検出判定結果が、前回故障検出時に前記Ｄ／Ａコンバーター２６が故障していたと判断した旨を示さない場合、即ち前回故障検出処理を実行した際にＤ／Ａコンバーター２６が正常であった旨を示す場合、ステップ５に移行する。
【００３９】
ステップ５（Ｓ５）では、前記Ｄ／Ａコンバーター２６の故障検出処理実行中に前記ヘッド３の前記吐出駆動素子２１に無用な電圧が印加されないように、前記スイッチ回路６９内のアナログＳＷをオフ状態にする。
【００４０】
前記スイッチ回路６９内のアナログＳＷをオフ状態にするためには、前記ＳＣＬＫ用マルチプレクサー５６、及び前記印字データＳＩ及びパターンデータＳＰ用マルチプレクサー５７の出力を、前記印字データ生成回路１、前記ＬＡＴ用マルチプレクサー５５及び前記駆動波形デジタルデータ保存メモリー２２の出力から、前記アナログＳＷオフパターン生成回路５４の出力に切り替えた後、図７に示す様に、前記ＳＣＬＫに同期して、全ビット０の印字データＳＩ及びパターンデータＳＰを、前記第１シフトレジスター６１と、前記第２シフトレジスター６２と、前記第３シフトレジスター６３とに伝送する。
最後に、前記シフトレジスターの値を確定するために、図７に示すようにＬＡＴ信号を伝送する。
【００４１】
ステップ６（Ｓ６）では、故障検出の対象である前記Ｄ／Ａコンバーター２６に入力する故障検出パターンを前記駆動波形デジタルデータ保存メモリー２２にセットする。
具体的には、前記Ｄ／Ａコンバーター２６のデジタルデータ入力端子（本実施形態では、ｉｎ［９］〜ｉｎ［０］の１０ｂｉｔ入力とする）に対して、ｉｎ［９］〜ｉｎ［０］の１０ｂｉｔを（００００００００００）2〜（１１１１１１１１１１）2まで全パターンを図８に示すように前記駆動波形デジタルデータ保存メモリー２２に格納する。
ここで、入力デジタルデータは、後述する故障判定において、Ｄ／Ａコンバーター２６のデジタル入力に対するアナログ出力の特性の傾き確認を行うため、（００００００００００）2，（０００００００００１）2，・・・（１１１１１１１１１１）2の順番で前記駆動波形デジタルデータ保存メモリー２２に格納し、故障検出パターンの生成・試験を行うこととする。
【００４２】
ステップ７（Ｓ７）では、故障検出の準備が整ったと判断し、前記パワー系電源供給制御回路５８のパワー系電源をオフ状態からオン状態へ切り替える。
【００４３】
ステップ８（Ｓ８）では、駆動波形デジタルデータ保存メモリー２２に対して波形出力命令を送り、前記故障検出パターンを図２の前記第２ラッチ２５に読み込み、前記Ｄ／Ａコンバーター２６に故障検出パターンを入力する。
【００４４】
ステップ９（Ｓ９）では、前記Ａ／Ｄコンバーター５３で前記Ｄ／Ａコンバーター２６のデータのサンプリングを行う。その際、サンプリング結果にノイズが乗る可能性があるため、数十回〜数百回サンプリングを行い、その結果をＲＡＭ５２データのテンポラリー領域（図９）に保存する。また、前記サンプリング結果に基づいて平均値をＡ／Ｄコンバーターの変換結果ＡＤ（ｋ）とし、Ａ／Ｄ変換履歴エリア（図９）に保存する。
【００４５】
ステップ１０（Ｓ１０）では、２段階に分けて故障判定を行う。
【００４６】
Ｄ／Ａコンバーター２６の入力するデジタルデータと出力のアナログ値の関係は、図１１（ａ）に示すように理想的には、（入力デジタルデータ，出力電圧値）＝（０，最小電圧値）と（入力デジタルデータ，出力電圧値）＝（最大入力デジタルデータ，最大電圧値）とを結ぶ直線の関係となる。理想的な変換関係の場合、Ｄ／Ａコンバーター２６による印字波形の歪は生じない。実際には、Ｄ／Ａコンバーター２６が持つ誤差や、ノイズなどの外乱により、図１０の実測値に示すように、デジタルデータ入力値に対して、アナログ出力値は完全な直線ではなくなるが、正常なＤ／Ａコンバーター２６であれば、ほぼ正の比例関係性が保たれているため、使用上問題ない。一方、Ｄ／Ａコンバーター２６の入力端子のショートや、Ｄ／Ａコンバーター２６の内部回路の故障が起きると、アナログ出力値が理想値のより大きく外れる、もしくは、入力と出力の関係が階段状になるなど線形成の損失などが起きる。このような場合、図１１（ｂ）に示すようにデジタルデータで表現された駆動波形をデジタル信号に対し、出力の駆動波形のアナログ信号には、歪や、ひどい場合は信号の高低の反転が起き、印字品質を損なってしまう。
そこで、本願発明では、Ｄ／Ａコンバーター２６の入出力特性の理想値の直線に対して、大きく外れていれば、故障と判断する。
【００４７】
具体的には、第１段階では、前記Ｄ／Ａコンバーター２６のアナログ出力値が理想値に対し、前記Ａ／Ｄ変換結果ＡＤ（ｋ）が大きくかけ離れていないことを確認する。即ち、前記Ａ／Ｄ変換結果ＡＤ（ｋ）が前記ＤＡＬＬ（ｋ）より大きい、もしくは、ＤＡＵＬ（ｋ）より小さければ故障と判断し、前記条件から外れていれば正常と判断する。ここで、ｋは故障検出パターンデータ（本実施例ではｋ＝０〜１０２３）を表す。
第１段階で正常と判断された場合は、第２段階の故障検出判定に移行する。
次に、第２段階では、正の比例関係をもち、かつ理想値の直線の傾きより大きく外れていないかの判定を行う。即ち、今回入力した故障検出パターンｋのＡ／Ｄ変換結果ＡＤ（ｋ）と、前記ＲＡＭ５２に保存されている前記Ａ／Ｄ変換結果の履歴から故障検出パターンｋ−１のＡ／Ｄ変換結果ＡＤ（ｋ−１）の差分値が、前記ＲＯＭ５０に格納されている前記入出力特性の傾きの上限値αｍａｘより大きい、もしくは下限値αｍｉｎより小さければ故障と判断し、前記条件から外れていれば正常と判断する。なお、上述したように正常なＤ／Ａコンバーター２６であれば、入出力特性の傾きは正の値を取るため、αｍｉｎ及びαｍａｘは正の値の範囲とする。
【００４８】
ステップ１１（Ｓ１１）では、前記Ｄ／Ａコンバーター２６が故障と判断した場合、前記ステップ４（Ｓ４）に移行する。ステップ４（Ｓ４）の処理は上述したとおりである。
【００４９】
一方、正常と判断した場合はステップ１２（Ｓ１２）に移行する。
【００５０】
ステップ１２（Ｓ１２）では、全検査パターンについて検査が終わったか判定する。
具体的には、前記ｋが１０２３に達していれば、全検査パターンが終了したと判断し、ステップ１４（Ｓ１４）に移行して故障検出を終了する。ｋの値が１０２３に達していないのであればステップ１３（Ｓ１３）に移行し、ｋ＝ｋ＋１として故障検出処理を繰り返し実行する（Ｓ８以降）。
【００５１】
ステップ１４（Ｓ１４）では、Ｄ／Ａコンバーター２６が正常であると判断されたため、前記駆動波形デジタルデータ保存メモリー２２に、印字波形のデジタルデータを展開し、通常のプリンターの動作に移行する。
【００５２】
以上述べたように、本実施形態に係るヘッド駆動回路２を用いたプリンターによれば、以下の効果を得ることができる。
本実施形態によれば、電源起動時に前記Ｄ／Ａコンバーター２６の出力が前記Ａ／Ｄコンバーター５３以外は電気的に開放した状態で故障検出を行うため、前記圧電素子に電圧が印加されず、インクの誤吐出を防ぐことができる。また、前記圧電素子に電流が流れない為、前記Ｄ／Ａコンバーター２６故障の影響を他の素子（例えば、電源保護用ヒューズや駆動回路のトランジスターなど）に対して及ぼさないことができる。
【符号の説明】
【００５３】
１…印字データ生成回路、２…ヘッド駆動回路、３…ヘッド、４…メカ機構、１０，１５，１６，１９…Ｉ／Ｆ、１１…ＲＡＭ、１２…ＲＯＭ、１３…発信器、１４…制御部、１７…駆動波形生成回路、１８…Ｄ／Ａコンバーター故障検出回路、２０…駆動波形パルス選択回路、２１…吐出駆動素子、２２…駆動波形デジタルデータ保存メモリー、２３…第１ラッチ、２４…加算器、２５…第２ラッチ、２６…Ｄ／Ａコンバーター、２７…電流増幅器、５０…ＲＯＭ、５１…制御・演算部、５２…ＲＡＭ、５３…ＡＤＣ、５４…アナログＳＷオフパターン生成回路、５５…ＬＡＴ用マルチプレクサー、５６…ＳＣＬＫ用マルチプレクサー、５７…パターンデータＳＰ用マルチプレクサー、５８…パワー系電源供給制御回路、６１…第１シフトレジスター、６２…第２シフトレジスター、６３…第３シフトレジスター、６４…第１ラッチ、６５…第２ラッチ、６６…制御ロジック、６７…デコーダー、６８…レベルシフター、６９…スイッチ回路。
【技術分野】
【０００１】
本発明は、インクジェットプリンター、及びＤ／Ａコンバーター故障検出機能を備えたヘッド駆動回路に関する。
【背景技術】
【０００２】
従来、インクジェットプリンターでは、図１２に示すように、ヘッド駆動回路８８において増幅した駆動波形ＣＯＭを生成し、キャリッジ上に搭載した印字ヘッドに出力している。
【０００３】
また、ヘッド駆動回路８８の構成は、例えば、特許文献１に記載されているように、ヘッド駆動回路にＡ／Ｄコンバーターを追加して、ヘッドに印加される駆動波形（ＣＯＭ）をヘッド駆動回路８８にフィードバックする構成が知られている。特許文献１では、このフィードバックした駆動波形と、メモリーに予め保存されている駆動波形データとを比較し、その差が大きければ、駆動波形データに補正を行うことで、ヘッド駆動回路からヘッドまでの経路で生じる駆動波形（ＣＯＭ）の理想値と実測値の差を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３４１０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のヘッド駆動回路では、Ｄ／Ａコンバーターが故障した場合、駆動波形（ＣＯＭ）は本来印加したい駆動波形と大きく異なることになり、例えば階段状の電圧がヘッドに印加されることにより、急激な電圧変化が生じ圧電素子に急峻な変化が与えられ、ヘッドによる誤印字を引き起こすという問題があった。特許文献１では、駆動波形の異常に対して駆動波形補正量を用いて検知できるようにしているが、特許文献１の方法では、駆動波形を圧電素子に入力後、検出を行う為、ヘッドによる誤印字を解決することができない。また、Ｄ／Ａコンバーターが入力端子短絡などにより故障している場合、デジタル入力に補正をかけて解決を図ろうとするが、Ｄ／Ａコンバーター自身が故障している為、補正がかけられず、駆動波形の出力が不安定となり誤印字や印字品質の劣化を招いてしまう。
そこで、本発明は、印刷前にＤ／Ａコンバーターの故障を検知する仕組みを提供することにより、Ｄ／Ａコンバーターの故障による印字異常を防止することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］印字データを受け付ける入力インターフェイスと、デジタルデータである駆動波形を格納しているメモリーと、前記デジタルデータである駆動波形をアナログデータである駆動波形に変換するＤ／Ａコンバーターと、前記アナログデータである駆動波形、及び印字データをヘッドに出力する出力インターフェイスと、Ａ／Ｄコンバーターを有するＤ／Ａコンバーター故障検出回路とを備え、前記故障検出回路は、印字動作前に、前記Ａ／Ｄコンバーターによって、前記Ｄ／Ａコンバーターの出力であるアナログ値をデジタルデータに変換し、前記デジタルデータが許容できる出力値上限及び下限の範囲内に収まっているか否かで故障を判定する、ことを特徴とするヘッド駆動回路。
【０００８】
本適用例によれば、前記Ｄ／Ａコンバーターが何らかの故障により、前記Ｄ／Ａコンバーターに入力されるデジタルデータの変化に対して、前記Ｄ／Ａコンバーターのアナログ出力値が急激な電圧変化が起き、前記ヘッドによる誤吐出をしてしまう状況であった場合、前記故障検出回路によって印字前に予め前記Ｄ／Ａコンバーターにデジタルデータを与え、前記Ｄ／Ａコンバーターのアナログ出力値を前記Ａ／Ｄコンバーターによってサンプリングして、前記故障検出回路にフィードバックする。よって前記Ｄ／Ａコンバーターの全デジタル入力に対する、前記Ｄ／Ａコンバーターのアナログ出力値が、許容できる上限及び下限の範囲のチェックを行っているため、上述したような入力のデジタルデータに対して急激な電圧変化が起きる場合、故障していると判断し、印字動作を行わない。これによって、Ｄ／Ａコンバーター故障によるインクの誤吐出を防ぐことができる。
【０００９】
［適用例２］前記ヘッドＤ／Ａコンバーター故障検出回路が故障を検出する際、前記Ｄ／Ａコンバーターの出力を、前記ヘッドに搭載されている圧電素子に電気的に開放、短絡制御を行う。アナログＳＷをオフした状態、即ち、Ｄ／Ａコンバーターの出力がＡ／Ｄコンバーター以外電気的に開放されている状態で行うことを特徴とする上記ヘッド駆動回路。
【００１０】
本適用例によれば、前記故障検出回路によって、前記故障検査を、Ｄ／Ａコンバーターの出力が電気的に開放されている状態で行うため、前記ヘッドが故障していた場合、前記故障検出中に、前記Ｄ／Ａコンバーターの出力電圧が急激な変化を起こしても、前記Ｄ／Ａコンバーターから前記ヘッドに搭載の圧電素子には電流が流れず、Ｄ／Ａコンバーター故障検出中の誤印字を防ぐことができる。また、前記Ｄ／Ａコンバーターの出力端子から急激な電流が流れる場合、前記Ｄ／Ａコンバーターの周辺素子である、過電流保護ヒューズや、前記Ｄ／Ａコンバーターのアナログ出力値の電流増幅用トランジスターなどが壊れる可能性があるが、本適用例を用いれば、周辺の素子を壊さず、故障検出を行うことができる。
【００１１】
［適用例３］前記Ａ／Ｄコンバーターの分解能は前記Ｄ／Ａコンバーターの分解能よりも高い、ことが好ましい。
【００１２】
前記Ａ／Ｄコンバーターの分解能が、前記Ｄ／Ａコンバーターの分解能より低い場合、前記故障検査を行う際、前記Ｄ／Ａコンバーターに入力したデジタルデータに比べ、前記Ａ／Ｄコンバーターによってサンプリングして、前記Ｄ／Ａコンバーター故障検出回路にフィードバックした前記Ｄ／Ａコンバーターの出力デジタルデータは、低階調であるため、量子化誤差が乗り、正しく比較できない可能性がある。本適用例によって、前記Ａ／Ｄコンバーターの分解能を前記Ｄ／Ａコンバーターの分解能より高くすることで、上述の問題を回避することが可能である。
【００１３】
［適用例４］前記Ｄ／Ａコンバーター故障検出回路は、前記Ｄ／Ａコンバーターのデジタルデータ入力に対し、前記Ａ／Ｄコンバーターによってサンプリングされた前記Ｄ／Ａコンバーターのアナログ出力値のデジタル変換データが、予め定めた上限値より大きい、もしくは予め定めた下限値より小さい、もしくは、前記Ｄ／Ａコンバーターのデジタル入力に対する前記Ｄ／Ａコンバーターのアナログ出力値のデジタル変換データの入出力特性の傾きが予め定めた下限値より小さい場合、もしくは予め定めた上限値より大きい場合、前記Ｄ／Ａコンバーターが故障していると判断する、ことを特徴とする上記ヘッド駆動回路。
【００１４】
本適用例によれば、前記Ｄ／Ａコンバーターのデジタルデータ入力に対する、前記Ｄ／Ａコンバーターのアナログ出力値が、前記Ｄ／Ａコンバーターのアナログ出力値の理想値より、大きくかけ離れていれば故障と検知される。また、前記Ｄ／Ａコンバーターのデジタルデータ入力と前記Ｄ／Ａコンバーターの出力アナログ値との入出力特性の傾きが予め定めた下限値より小さい場合、もしくは予め定めた上限値より大きい場合、故障と検知される。これにより、前記Ｄ／Ａコンバーターが、前記Ｄ／Ａコンバーターのデジタルデータ入力に対する前記Ｄ／Ａコンバーターのアナログ出力値の入出力特性が正常な特性である線形関係を崩すような故障を起こした場合、前記Ｄ／Ａコンバーターから出力される駆動波形が歪むなど駆動波形の形状が変わってしまい、印字異常及び印字品質の劣化を招く可能性があるが、本適用例ではＤ／Ａコンバーター故障として検知して印刷を行わないため、Ｄ／Ａコンバーター故障による印字異常及び印字品質の劣化を防ぐことができる。
【図面の簡単な説明】
【００１５】
【図１】インクジェット式プリンター機能ブロック図。
【図２】ヘッド駆動回路の機能ブロック図。
【図３】ＲＯＭのメモリーマップ。
【図４】駆動波形パルス選択回路の機能部ブロック図。
【図５】インクジェットプリンターにおける駆動信号（パルス）と印字データ並びにプログラム（パターン）データ等との関係を示す説明図。
【図６】故障検出シーケンスを表すフローチャート。
【図７】ヘッドのアナログＳＷをオフする際の、ＳＣＬＫ、ＳＩ、ＳＰのタイミングチャート。
【図８】駆動波形デジタルデータ保存メモリーのメモリーマップ。
【図９】ＲＡＭのメモリーマップ。
【図１０】Ｄ／Ａコンバーターの入出力特性の理想値と実測値の差を表したグラフ。
【図１１】理想的な入出力特性を持つＤ／Ａコンバーターの時の入力波形に対する出力波形と、Ｄ／Ａコンバーター故障時の入力駆動波形に対する出力駆動波形を表したグラフ。
【図１２】従来のインクジェットプリンターにおける、ヘッド駆動ユニット（波形生成回路、電流増幅回路、及びヘッドドライバー回路）の構成を示す機能ブロック図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載が無い限り、これらの態様に限られるものではない。
【００１７】
まず、本発明の実施形態に係るインクジェット式プリンター（以下、プリンターと略称する。）の構成について説明する。図１は、本発明の実施形態に係るプリンターヘッド駆動回路を含むプリンターの全体構成を示している。図１において、本実施形態のプリンターは、印字データ生成回路１、ヘッド駆動回路２、印字ヘッド（以下、ヘッドと略称する。）３、及びメカ機構４から構成されている。メカ機構４は、紙送りモーター（図示せず）や紙送りローラー（図示せず）、キャリッジ機構（図示せず）などからなる。紙送りモーターや紙送りローラーは、印刷用紙などの記録媒体（図示せず）を順次送り出して副走査を行うものである。キャリッジ機構は、ヘッドを搭載するキャリッジ（図示せず）と、このキャリッジをタイミングベルト（図示せず）を介して走行させるキャリッジモーター（図示せず）などからなり、ヘッドを主走査させるものである。
【００１８】
前記印字データ生成回路１は、ホストコンピューター（図示せず）などからの多値階層情報を含む印字データなどを受信するインターフェイス（Ｉ／Ｆ）１０と、多値階層情報を基に生成したドットパターンを表す後述する印字データＳＩやパターンデータＳＰなどの各種データの記憶を行うＲＡＭ１１と、各種データ処理を行うためのルーチンなどを記憶したＲＯＭ１２と、前記メカ機構４の動作にあわせて前記印字データＳＩと、前記パターンデータＳＰと、前記ヘッド駆動回路２に駆動波形出力命令の設定・出力制御を行うＣＰＵやＡＳＩＣなどから構成される制御部１４と、前記印字データＳＩの同期信号ＳＣＬＫを生成する発振回路（発振器）１３と、ドットパターンデータに展開された印字データＳＩとパターンデータＳＰをヘッド駆動回路に送信するなどの機能を担うインターフェイス１５とを備えている。
ここで、前記ヘッド駆動回路２は、前記印字データ生成回路１に対してＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）などのケーブルを介して回路接続されている。
【００１９】
前記ヘッド駆動回路２は、前記印字データ生成回路１からの信号を受信する入力インターフェイス１６と駆動波形生成回路１７とＤ／Ａコンバーター故障検出回路１８と前記ヘッド３へ信号を出力する出力インターフェイス１９とを有する。
【００２０】
図２は、ヘッド駆動回路２の機能ブロック図を示している。前記駆動波形生成回路１７は、駆動波形のデジタルデータを保存する駆動波形デジタルデータ保存メモリー２２と、前記駆動波形デジタルデータ保存メモリー２２から駆動波形の傾き情報をラッチする第１ラッチ２３と、前記第１ラッチ２３の傾き情報から駆動波形を形成する加算器２４と、前記駆動波形デジタルデータ保存メモリー２２から駆動波形の初期電圧を読み出し前記加算器２４の加算結果を保存する第２ラッチ２５と、前記第２ラッチ２５のデジタルデータで表現された駆動波形信号をアナログ信号に変換するＤ／Ａコンバーター２６と、前記Ｄ／Ａコンバーター２６の駆動波形信号の電流を増幅する電流増幅回路（電流増幅器）２７を有し、前記印字データ生成回路１から受信した前記駆動波形吐出命令に応じて、前記Ｄ／Ａコンバーター２６によってアナログ値に変換された駆動波形ＣＯＭを前記出力インターフェイス１９を介して前記ヘッド３に出力する。また、前記駆動波形生成回路１７は、前記駆動波形ＣＯＭと共に前記駆動波形ＣＯＭ内の駆動パルスを後述する圧電素子へ印加するタイミング信号であるラッチ信号ＬＡＴ及びチャンネル信号ＣＨを、前記Ｄ／Ａコンバーター故障検出回路１８と前記出力インターフェイス１９を介して前記ヘッド３に出力する。
【００２１】
前記Ｄ／Ａコンバーター故障検出回路１８は、前記駆動波形生成回路１７が有する前記Ｄ／Ａコンバーター２６が故障していないかを検出する。具体的には図２に示す、Ａ／Ｄコンバーター（ＡＤＣ）５３、アナログＳＷオフパターン生成回路５４、制御・演算部５１、ＲＡＭ５２、ＲＯＭ５０、ＳＣＬＫ用マルチプレクサー５６、印字データＳＩとパターンデータＳＰ用マルチプレクサー５７、ＬＡＴ用マルチプレクサー５５から構成される。
【００２２】
前記ＲＯＭ５０には、図３に示すように前記Ｄ／Ａコンバーター２６のデジタル入力に対する、Ｄ／Ａコンバーター２６のアナログ出力値の許容できる範囲の上限（ＤＡＵＬ（ｋ））、下限（ＤＡＬＬ（ｋ））と、前記Ｄ／Ａコンバーター２６のデジタルデータ入力に対する、アナログ出力値の入出力特性の傾きの許容できる上限値αｍａｘ、下限値αｍｉｎが予め格納されている。ここで、ｋはＤ／Ａコンバーター２６に入力されるデジタルデータで０〜１０２３の範囲を持つ。また、前記ＲＯＭ５０は後述する故障検出の結果を保存する機能を担う。
【００２３】
前記ＲＡＭ５２は、前記Ａ／Ｄコンバーター５３のサンプリング結果の平均値の算出や、故障検出判定の中間データなどを保存するのに使用される。
【００２４】
前記アナログＳＷオフパターン生成回路５４は、故障検出中に駆動波形生成回路１７の駆動波形（ＣＯＭ）出力の信号線が後述するヘッドの圧電素子と電気的開放状態にする前記印字データＳＩと、前記パターンデータＳＰ及び前記ラッチ信号ＬＡＴを生成する。
【００２５】
前記ＳＣＬＫ用マルチプレクサー５６、前記印字データＳＩとパターンデータＳＰ用マルチプレクサー５７、及び前記ＬＡＴ用マルチプレクサー５５は、故障検出中は前記アナログＳＷオフパターン生成回路５４の出力が前記ヘッド３と電気的に接続し、故障検出中以外では、前記印字データ生成回路１の出力、及び前記駆動波形デジタルデータ保存メモリー２２の出力が前記ヘッド３に電気的に接続する。
【００２６】
前記Ａ／Ｄコンバーター５３は、前記Ｄ／Ａコンバーター２６によって生成されたアナログ値をデジタル値に変換する。なお、前記Ａ／Ｄコンバーター５３の分解能は前記Ｄ／Ａコンバーター２６の分解能以上のものを使用する。
【００２７】
前記制御・演算部５１は、前記Ｄ／Ａコンバーター２６に対して、入力するデジタル値のパターンの生成、後述するヘッドのアナログＳＷの開放制御、サンプリング回路のサンプリング結果の平均値算出、及び前記平均値の結果に基づいて故障検出、を行う。故障検出は、前記平均値が、前記上限（ＤＡＵＬ（ｋ））、前記下限（ＤＡＬＬ（ｋ））の範囲内か否かの比較に基づいて行われる。さらには、故障が検出された場合は、前記印字データ生成回路１を介して、前記ホストコンピューターに接続されているディスプレイ等の表示装置へその旨を表示させる機能を有する。
【００２８】
パワー系電源供給制御回路５８は、前記駆動波形生成回路１７内のパワートランジスターの駆動用電源のオン／オフの切り替えを行う。前記Ｄ／Ａコンバーター２６が故障している場合、前記Ｄ／Ａコンバーター２６に入力されるデジタルデータが、出力データ０Ｖの設定である（００００００００００）2にも関わらず、０Ｖより大きな電圧が出力される場合がある。また、後述する前記駆動波形パルス選択回路２０内の図４の第１ラッチ６４と、第２ラッチ６５、制御回路（制御ロジック）６６にセットされている前記印字データ及びパターンデータは電源起動時には不定のため、図４のスイッチ回路６９内のアナログＳＷのオン／オフ状態が不定となり、前記電源起動時に出力されるＤ／Ａコンバーター故障電圧が前記圧電素子にかかる可能性がある。この場合、前記圧電素子は電気回路としてはコンデンサーとして動作する為、前記電圧印加時に電流が流れ、結果、Ｄ／Ａコンバーター周辺の素子（電源の保護ヒューズや駆動回路のトランジスターなど）を壊す恐れがある。前記パワー系電源供給制御回路５８は、前記問題を回避するためのものである。即ち、ＣＰＵやＡＳＩＣなどのロジックＩＣを駆動する低圧用のロジック用電源（図示しない）と、前記駆動波形生成回路１７内のパワートランジスターに供給する高圧のパワー系電源（図示しない）の供給路を分け、前記パワー系電源供給制御回路５８によって、前記スイッチ回路６９内のアナログＳＷが開放状態になっている事を確認してから、前記パワー系電源から前記パワートランジスターに対して、電力を供給する。
【００２９】
なお、前記出力インターフェイス１９と前記ヘッド３とはＦＦＣなどのケーブルを介して接続されている。
【００３０】
前記ヘッド３は、ノズル列構造や、圧力発生室、更にはインク流路系等を含む機械的構成の他、駆動波形パルス選択回路２０を備えている。図４はこの駆動波形パルス選択回路２０を示している。
【００３１】
駆動波形パルス選択回路２０は、第１シフトレジスター（ＳＲ）６１及び第２シフトレジスター６２、第３シフトレジスター６３からなるシフトレジスターと、第１ラッチ６４と第２ラッチ６５とからなるラッチ回路と、デコーダー６７、制御ロジック６６と、レベルシフター６８と、スイッチ回路６９と、吐出駆動素子２１とを備えて構成されている。そして、前記各シフトレジスターと、前記各ラッチ回路、前記デコーダー、前記スイッチ回路、及び、前記吐出駆動素子は、それぞれプリントヘッドの各ノズル開口に対応して複数設けられる。
【００３２】
前記ヘッド３は、前記ヘッド駆動回路２からの前記駆動波形ＣＯＭと、前記印字データＳＩと、前記パターンデータＳＰと、ノズル印加タイミング信号（ＬＡＴ信号、ＣＨ信号）とに基づいてインク滴を吐出する。
具体的には、前記印字データＳＩは、ノズル毎に２ビットのデータ幅を持ち、非記録、小ドット、中ドット、大ドットからなる４階調を表す階調情報によって構成される。
前記印字データＳＩは、１印刷周期毎に前記同期信号ＳＣＬＫに同期して、前記２ビットのデータの上位ビットを第１シフトレジスター６１、下位ビットを第２シフトレジスター６２にセットされる。前記第１シフトレジスター６１及び前記第２シフトレジスター６２のデータは、ＬＡＴ信号によって、それぞれ接続されている前記第１ラッチ６４及び第２ラッチ６５にデータが伝送される。
前記パターンデータＳＰは第３シフトレジスター６３に伝送される。このパターンデータＳＰは、図５（Ａ），（Ｂ）に示すように、前記印字データＳＩの各階調に対して圧電素子に印加する駆動波形パルスを定義づけるものであり、プログラム可能な前記デコーダーのデコード動作の定義データである。
【００３３】
前記制御・演算部５１は、前記印字データＳＩと前記パターンデータＳＰによって選択された駆動パルスが前記圧電素子に印加されるように、前記ＬＡＴ信号及び前記ＣＨ信号に同期して、前記スイッチ回路６９内のアナログスイッチのオン／オフ制御を行う。具体的には、前記印字データＳＩ及び前記パターンデータＳＰによって１印刷周期内の初回の駆動パルスが選択された場合は、前記ラッチ信号ＬＡＴのタイミングで前記スイッチ回路６９内のアナログスイッチをオンし、それ以降の駆動パルスが選択された場合は、ＣＨ信号のパルス毎に前記スイッチ回路６９内のアナログＳＷをオン／オフする。
本実施形態においては、前記Ｄ／Ａコンバーター故障検出回路１８による故障検出は、駆動波形生成回路１７の出力を電気的に開放した状態の下で行われる。ここで、開放した状態とは、具体的には、図４の前記スイッチ回路６９内のアナログＳＷをオフ（開放）した状態をさす。
【００３４】
続いて、故障検出シーケンスを図２、及び図６のフローチャートに沿って説明する。
【００３５】
まず、プリンターの電源の起動を検知したらステップ１（Ｓ１）を実行する。
ステップ１（Ｓ１）では、ロジック電源（ＣＰＵやＡＳＩＣなど、ロジックＩＣを駆動する低圧の電源）をオンする。なお、上述したとおり、前記駆動波形生成回路１７内のパワートランジスターは、前記パワー系電源供給制御回路５８によって、前記パワー系電源より電力が供給されていないものとする。
【００３６】
ステップ２（Ｓ２）では、前記ＲＯＭ５０から、前回実行した故障検出判定結果を読み出す。
【００３７】
ステップ３（Ｓ３）では、読み出した故障検出判定結果が、前回故障検出時にＤ／Ａコンバーター２６が故障していたと判断した旨を示す場合、新たに故障検出を行わずにステップ４に移行する。
ステップ４（Ｓ４）では、前記Ｄ／Ａコンバーター２６が故障していることを、前記印字データ生成回路１を介して前記ホストコンピューターのディスプレイに表示し、前記ＲＯＭ５０の前記Ｄ／Ａコンバーター故障検出フラグ（図３参照）を故障＝１としてデータを書き込む。なお、前記故障検出フラグは、前記Ｄ／Ａコンバーター２６の交換などシステムが復旧可能となった場合、正常＝０を前記ホストコンピューターなどから書き込めるものとする。
【００３８】
ステップ３（Ｓ３）において、前回実行した故障検出判定結果が、前回故障検出時に前記Ｄ／Ａコンバーター２６が故障していたと判断した旨を示さない場合、即ち前回故障検出処理を実行した際にＤ／Ａコンバーター２６が正常であった旨を示す場合、ステップ５に移行する。
【００３９】
ステップ５（Ｓ５）では、前記Ｄ／Ａコンバーター２６の故障検出処理実行中に前記ヘッド３の前記吐出駆動素子２１に無用な電圧が印加されないように、前記スイッチ回路６９内のアナログＳＷをオフ状態にする。
【００４０】
前記スイッチ回路６９内のアナログＳＷをオフ状態にするためには、前記ＳＣＬＫ用マルチプレクサー５６、及び前記印字データＳＩ及びパターンデータＳＰ用マルチプレクサー５７の出力を、前記印字データ生成回路１、前記ＬＡＴ用マルチプレクサー５５及び前記駆動波形デジタルデータ保存メモリー２２の出力から、前記アナログＳＷオフパターン生成回路５４の出力に切り替えた後、図７に示す様に、前記ＳＣＬＫに同期して、全ビット０の印字データＳＩ及びパターンデータＳＰを、前記第１シフトレジスター６１と、前記第２シフトレジスター６２と、前記第３シフトレジスター６３とに伝送する。
最後に、前記シフトレジスターの値を確定するために、図７に示すようにＬＡＴ信号を伝送する。
【００４１】
ステップ６（Ｓ６）では、故障検出の対象である前記Ｄ／Ａコンバーター２６に入力する故障検出パターンを前記駆動波形デジタルデータ保存メモリー２２にセットする。
具体的には、前記Ｄ／Ａコンバーター２６のデジタルデータ入力端子（本実施形態では、ｉｎ［９］〜ｉｎ［０］の１０ｂｉｔ入力とする）に対して、ｉｎ［９］〜ｉｎ［０］の１０ｂｉｔを（００００００００００）2〜（１１１１１１１１１１）2まで全パターンを図８に示すように前記駆動波形デジタルデータ保存メモリー２２に格納する。
ここで、入力デジタルデータは、後述する故障判定において、Ｄ／Ａコンバーター２６のデジタル入力に対するアナログ出力の特性の傾き確認を行うため、（００００００００００）2，（０００００００００１）2，・・・（１１１１１１１１１１）2の順番で前記駆動波形デジタルデータ保存メモリー２２に格納し、故障検出パターンの生成・試験を行うこととする。
【００４２】
ステップ７（Ｓ７）では、故障検出の準備が整ったと判断し、前記パワー系電源供給制御回路５８のパワー系電源をオフ状態からオン状態へ切り替える。
【００４３】
ステップ８（Ｓ８）では、駆動波形デジタルデータ保存メモリー２２に対して波形出力命令を送り、前記故障検出パターンを図２の前記第２ラッチ２５に読み込み、前記Ｄ／Ａコンバーター２６に故障検出パターンを入力する。
【００４４】
ステップ９（Ｓ９）では、前記Ａ／Ｄコンバーター５３で前記Ｄ／Ａコンバーター２６のデータのサンプリングを行う。その際、サンプリング結果にノイズが乗る可能性があるため、数十回〜数百回サンプリングを行い、その結果をＲＡＭ５２データのテンポラリー領域（図９）に保存する。また、前記サンプリング結果に基づいて平均値をＡ／Ｄコンバーターの変換結果ＡＤ（ｋ）とし、Ａ／Ｄ変換履歴エリア（図９）に保存する。
【００４５】
ステップ１０（Ｓ１０）では、２段階に分けて故障判定を行う。
【００４６】
Ｄ／Ａコンバーター２６の入力するデジタルデータと出力のアナログ値の関係は、図１１（ａ）に示すように理想的には、（入力デジタルデータ，出力電圧値）＝（０，最小電圧値）と（入力デジタルデータ，出力電圧値）＝（最大入力デジタルデータ，最大電圧値）とを結ぶ直線の関係となる。理想的な変換関係の場合、Ｄ／Ａコンバーター２６による印字波形の歪は生じない。実際には、Ｄ／Ａコンバーター２６が持つ誤差や、ノイズなどの外乱により、図１０の実測値に示すように、デジタルデータ入力値に対して、アナログ出力値は完全な直線ではなくなるが、正常なＤ／Ａコンバーター２６であれば、ほぼ正の比例関係性が保たれているため、使用上問題ない。一方、Ｄ／Ａコンバーター２６の入力端子のショートや、Ｄ／Ａコンバーター２６の内部回路の故障が起きると、アナログ出力値が理想値のより大きく外れる、もしくは、入力と出力の関係が階段状になるなど線形成の損失などが起きる。このような場合、図１１（ｂ）に示すようにデジタルデータで表現された駆動波形をデジタル信号に対し、出力の駆動波形のアナログ信号には、歪や、ひどい場合は信号の高低の反転が起き、印字品質を損なってしまう。
そこで、本願発明では、Ｄ／Ａコンバーター２６の入出力特性の理想値の直線に対して、大きく外れていれば、故障と判断する。
【００４７】
具体的には、第１段階では、前記Ｄ／Ａコンバーター２６のアナログ出力値が理想値に対し、前記Ａ／Ｄ変換結果ＡＤ（ｋ）が大きくかけ離れていないことを確認する。即ち、前記Ａ／Ｄ変換結果ＡＤ（ｋ）が前記ＤＡＬＬ（ｋ）より大きい、もしくは、ＤＡＵＬ（ｋ）より小さければ故障と判断し、前記条件から外れていれば正常と判断する。ここで、ｋは故障検出パターンデータ（本実施例ではｋ＝０〜１０２３）を表す。
第１段階で正常と判断された場合は、第２段階の故障検出判定に移行する。
次に、第２段階では、正の比例関係をもち、かつ理想値の直線の傾きより大きく外れていないかの判定を行う。即ち、今回入力した故障検出パターンｋのＡ／Ｄ変換結果ＡＤ（ｋ）と、前記ＲＡＭ５２に保存されている前記Ａ／Ｄ変換結果の履歴から故障検出パターンｋ−１のＡ／Ｄ変換結果ＡＤ（ｋ−１）の差分値が、前記ＲＯＭ５０に格納されている前記入出力特性の傾きの上限値αｍａｘより大きい、もしくは下限値αｍｉｎより小さければ故障と判断し、前記条件から外れていれば正常と判断する。なお、上述したように正常なＤ／Ａコンバーター２６であれば、入出力特性の傾きは正の値を取るため、αｍｉｎ及びαｍａｘは正の値の範囲とする。
【００４８】
ステップ１１（Ｓ１１）では、前記Ｄ／Ａコンバーター２６が故障と判断した場合、前記ステップ４（Ｓ４）に移行する。ステップ４（Ｓ４）の処理は上述したとおりである。
【００４９】
一方、正常と判断した場合はステップ１２（Ｓ１２）に移行する。
【００５０】
ステップ１２（Ｓ１２）では、全検査パターンについて検査が終わったか判定する。
具体的には、前記ｋが１０２３に達していれば、全検査パターンが終了したと判断し、ステップ１４（Ｓ１４）に移行して故障検出を終了する。ｋの値が１０２３に達していないのであればステップ１３（Ｓ１３）に移行し、ｋ＝ｋ＋１として故障検出処理を繰り返し実行する（Ｓ８以降）。
【００５１】
ステップ１４（Ｓ１４）では、Ｄ／Ａコンバーター２６が正常であると判断されたため、前記駆動波形デジタルデータ保存メモリー２２に、印字波形のデジタルデータを展開し、通常のプリンターの動作に移行する。
【００５２】
以上述べたように、本実施形態に係るヘッド駆動回路２を用いたプリンターによれば、以下の効果を得ることができる。
本実施形態によれば、電源起動時に前記Ｄ／Ａコンバーター２６の出力が前記Ａ／Ｄコンバーター５３以外は電気的に開放した状態で故障検出を行うため、前記圧電素子に電圧が印加されず、インクの誤吐出を防ぐことができる。また、前記圧電素子に電流が流れない為、前記Ｄ／Ａコンバーター２６故障の影響を他の素子（例えば、電源保護用ヒューズや駆動回路のトランジスターなど）に対して及ぼさないことができる。
【符号の説明】
【００５３】
１…印字データ生成回路、２…ヘッド駆動回路、３…ヘッド、４…メカ機構、１０，１５，１６，１９…Ｉ／Ｆ、１１…ＲＡＭ、１２…ＲＯＭ、１３…発信器、１４…制御部、１７…駆動波形生成回路、１８…Ｄ／Ａコンバーター故障検出回路、２０…駆動波形パルス選択回路、２１…吐出駆動素子、２２…駆動波形デジタルデータ保存メモリー、２３…第１ラッチ、２４…加算器、２５…第２ラッチ、２６…Ｄ／Ａコンバーター、２７…電流増幅器、５０…ＲＯＭ、５１…制御・演算部、５２…ＲＡＭ、５３…ＡＤＣ、５４…アナログＳＷオフパターン生成回路、５５…ＬＡＴ用マルチプレクサー、５６…ＳＣＬＫ用マルチプレクサー、５７…パターンデータＳＰ用マルチプレクサー、５８…パワー系電源供給制御回路、６１…第１シフトレジスター、６２…第２シフトレジスター、６３…第３シフトレジスター、６４…第１ラッチ、６５…第２ラッチ、６６…制御ロジック、６７…デコーダー、６８…レベルシフター、６９…スイッチ回路。
【特許請求の範囲】
【請求項１】
印字データを受け付ける入力インターフェイスと、
デジタルデータである駆動波形を格納しているメモリーと、
前記デジタルデータである駆動波形をアナログデータである駆動波形に変換するＤ／Ａコンバーターと、
前記アナログデータである駆動波形、及び前記印字データをヘッドに出力する出力インターフェイスと、
Ａ／Ｄコンバーターを有するＤ／Ａコンバーター故障検出回路と、
を備え、
前記Ａ／Ｄコンバーターは、前記Ｄ／Ａコンバーターの出力であるアナログデータをデジタルデータに変換し、
前記Ｄ／Ａコンバーター故障検出回路は、前記Ａ／Ｄコンバーターの出力値に基づいて前記Ｄ／Ａコンバーターが故障しているか否かを検出する、
ことを特徴とするヘッド駆動回路。
【請求項２】
前記Ｄ／Ａコンバーター故障検出回路が故障を検出する場合に、
前記Ｄ／Ａコンバーターの出力が、前記Ｄ／Ａコンバーター故障検出回路以外の回路と電気的に開放されている状態で行う、
ことを特徴とする請求項１に記載のヘッド駆動回路。
【請求項３】
前記Ａ／Ｄコンバーターの分解能は前記Ｄ／Ａコンバーターの分解能よりも高い、
ことを特徴とする、請求項１又は２に記載のヘッド駆動回路。
【請求項４】
前記Ｄ／Ａコンバーター故障検出回路は、
前記Ａ／Ｄコンバーターの出力値が予め定めた範囲値内、且つＡ／Ｄ変換のサンプリング結果が減少関係であれば、前記Ｄ／Ａコンバーターが故障していると判断する、
ことを特徴とする請求項１乃至３のいずれか１項に記載のヘッド駆動回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のヘッド駆動回路を備えることを特徴とするインクジェットプリンター。
【請求項１】
印字データを受け付ける入力インターフェイスと、
デジタルデータである駆動波形を格納しているメモリーと、
前記デジタルデータである駆動波形をアナログデータである駆動波形に変換するＤ／Ａコンバーターと、
前記アナログデータである駆動波形、及び前記印字データをヘッドに出力する出力インターフェイスと、
Ａ／Ｄコンバーターを有するＤ／Ａコンバーター故障検出回路と、
を備え、
前記Ａ／Ｄコンバーターは、前記Ｄ／Ａコンバーターの出力であるアナログデータをデジタルデータに変換し、
前記Ｄ／Ａコンバーター故障検出回路は、前記Ａ／Ｄコンバーターの出力値に基づいて前記Ｄ／Ａコンバーターが故障しているか否かを検出する、
ことを特徴とするヘッド駆動回路。
【請求項２】
前記Ｄ／Ａコンバーター故障検出回路が故障を検出する場合に、
前記Ｄ／Ａコンバーターの出力が、前記Ｄ／Ａコンバーター故障検出回路以外の回路と電気的に開放されている状態で行う、
ことを特徴とする請求項１に記載のヘッド駆動回路。
【請求項３】
前記Ａ／Ｄコンバーターの分解能は前記Ｄ／Ａコンバーターの分解能よりも高い、
ことを特徴とする、請求項１又は２に記載のヘッド駆動回路。
【請求項４】
前記Ｄ／Ａコンバーター故障検出回路は、
前記Ａ／Ｄコンバーターの出力値が予め定めた範囲値内、且つＡ／Ｄ変換のサンプリング結果が減少関係であれば、前記Ｄ／Ａコンバーターが故障していると判断する、
ことを特徴とする請求項１乃至３のいずれか１項に記載のヘッド駆動回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のヘッド駆動回路を備えることを特徴とするインクジェットプリンター。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２１０７７２（Ｐ２０１２−２１０７７２Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１１−７７８９６（Ｐ２０１１−７７８９６）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]