オンＰＣＢ誘電体導波路

【課題】周波数が高くなるほど大きくなるマイクロストリップ線（ＭＳＬ）による損失を、誘電体導波路に替えて広範囲の周波数での伝搬損失を低くする。
【解決手段】チップ間ＲＦ通信のためのシステムは、ＰＣＢ上に実装され、システムは、誘電材料から作成された誘電体導波路２２を有する。システムは、誘電体導波路２２の各端３２，３４に結合器２４，２６を有する。各結合器２４，２６は、誘電体導波路２２を信号源２８，３０に結合する。誘電体導波路２２は、ＰＣＢ上に印刷、型押し、切断又は事前製作される。

【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＰＣＢ上のチップ間ＲＦ通信及びオンＰＣＢ誘電体導波路（on-PCB dielectric waveguide）に関する。
【背景技術】
【０００２】
通常、ＰＣＢ上のチップ間通信には銅トラックが使用される。しかしながら、銅トラックのデータ伝送の帯域幅は制限される。更に、データ転送速度が高くなるほど消費エネルギーが増える。また、銅トラックがチップ間で並列構成で使用されることがある。これは、データ転送速度を高め、低周波数と高周波数でのチャネル損失の差を回避することがあるが、消費電力が更に多くなることがある。
【０００３】
また、並列銅トラックはフットプリントが大きくなる原因になり、その結果、大きい回路基板の使用が必要になる。したがって、並列銅トラックを使用してケーシングを小型でスマートな形にすることは困難なことがある。
【０００４】
あるいは、１対の銅トラックを使用して並列−直列変換を行うこともできる。しかしながら、この選択肢は、高データ転送速度用途で電力消費を更に多くする。
【発明の概要】
【課題を解決するための手段】
【０００５】
一般に、本開示は、ＰＣＢ上にＰＣＢ上のＩＣ間のＲＦ通信のための誘電体導波路（ＷＧ）を作成することに関する。これは、ＷＧが、ベースバンド銅バスに置き換わることができ、したがってＰＣＢがより小さいか及び／又はより安価になり得るという利点を有することがある。ＷＧは、ＰＣＢ上に印刷、型押し、切断又は事前製作されてもよい。
【０００６】
本開示の特定の表現では、ＰＣＢ上のチップ間ＲＦ通信を提供する方法が提供され、この方法は、誘電材料から作成された誘電体導波路を提供する段階と、誘電体導波路の結合の各端で、誘電体導波路を少なくとも２つのチップに結合するための結合器を接続する段階とを含む。
【０００７】
本開示を完全に理解し容易に実用化できるようにするため、非限定的な単なる例の実施形態によって、以上の説明によって言及された以下の説明的な図が提供される。
【図面の簡単な説明】
【０００８】
【図１】一実施形態のチップ間ＲＦ通信のためのシステムの概略図である。
【図２】（ａ）〜（ｅ）は本開示の誘電体導波路の断面形状の例の図である。
【図３】図１の結合器の平面画像である。
【図４】図３の結合器の概略側面図である。
【図５】誘電体導波路を形成する第１の方法のプロセス流れ図である。
【図６】誘電体導波路を形成する第２の方法のプロセス流れ図である。
【図７】誘電体導波路を形成する第３の方法のプロセス流れ図である。
【図８】誘電体導波路を有するＰＣＢの概略図である。
【図９】図８のＰＣＢのシミュレートされた伝搬損失のグラフである。
【図１０】手描きの誘電体導波路を有するＰＣＢの写真である。
【図１１】図１０のＰＣＢの実際の伝搬損失のグラフである。
【図１２】銅トラックを使用するＰＣＢの画像である。
【図１３】本開示のシステムを使用するＰＣＢの画像である。
【図１４】（ａ）〜（ｄ）誘電体導波路を形成する例の図である。
【図１５】オンＰＣＢ誘電体導波路とマイクロストリップ線（ＭＳＬ）の伝搬損失を示すグラフである。
【図１６】誘電体導波路なしのＰＣＢの概略図である。
【図１７】図１６のＰＣＢのシミュレートされた伝搬損失のグラフである。
【図１８】誘電体導波路と結合された図１の結合器の平面画像である。
【図１９】誘電体導波路と結合された図１の結合器の側面画像である。
【発明を実施するための形態】
【０００９】
チップ間ＲＦ通信を促進するシステムが提供され、このシステムは、既存の銅トラックを有するＰＣＢ上で実現可能である。このシステムは、チップ間の銅トラック接続の代わりにＰＣＢ上のチップ間ＲＦ通信を可能にする。また、ＰＣＢ上にシステムの誘電体導波路を実装する方法も提供される。
【００１０】
図１に、誘電体導波路２２のそれぞれの端３２及び３４の結合器２４，２６によって、第１の信号源２８が誘電体導波路２２を介して第２の信号源３０に結合されたシステム２０が示されている。信号源２０，３０は、集積回路又は「チップ」でよい。
【００１１】
オンＰＣＢ誘電体導波路は、銅トラックによる伝送よりも高いデータ帯域幅を有する。誘電体導波路は、典型的には、チャネル減衰の少ない高域通過チャネルである。図１５は、オンＰＣＢ誘電体導波路とマイクロストリップ線（ＭＳＬ）の伝搬損失を示すグラフである。周波数が高くなるほど大きくなるＭＳＬによる損失と比べて、誘電体導波路の伝搬損失が広範囲の周波数で小さいことに注意されたい。ＭＳＬは、高周波数で高い損失を有するが、損失は、ＭＳＬの長さが短いときには高周波数で最小になる。これにより、短いＭＳＬと誘電体導波路を組み合わせて、更に広範囲の周波数で伝搬損失を低くすることができる。
【００１２】
図１を参照すると、チップ間ＲＦ通信のためのシステム２０が提供される。システム２０は、ＰＣＢ上に実装されてもよく、それによりＰＣＢ表面は誘電体層でも金属層でもよいことが分かる。したがって、システム２０は、ＰＣＢ上の金属トラックの上に提供されてもよく、誘電体基板の上に提供されてもよい。システム２０は、チップ間通信のために従来の銅バスに置き換わることができる。
【００１３】
システム２０は、誘電材料から作成された誘電体導波路２２を有する。誘電材料は、例えばＰＴＦＥ、ＰＴＦＥとセラミックの複合材料から選択される。図２を参照すると、誘電体導波路２２の断面形状の幾つかの例が示される。誘電体導波路２２は、例えば、四辺形（図２（ａ））、円形（図２（ｂ））、半円形（図２（ｃ））、楕円形（図２（ｄ））、及び多角形（図２（ｅ））などのような断面を有することができる。断面形状が、誘電体導波路２２の形成に使用される工程によって決定されてもよいことを理解されたい。更に、断面形状は、誘電体導波路２２をＰＣＢ表面に付着することを可能にしなければならない。
【００１４】
システム２０は、また、誘電体導波路２２の各端３２，３４に結合器２４，２６を有する。各結合器２４，２６は、誘電体導波路２２を信号源２８，３０に結合する。信号源２８，３０は、半導体チップでよい。誘電材料の固有インピーダンスは、結合器２４，２６の出力インピーダンスに整合される。結合器２４，２６と誘電材料のインピーダンスは、例えば５０オームでよい。これらのインピーダンスは整合されなければならない。結合器２４，２６と誘電体導波路２２の誘電材料は、実質的に類似の高域通過周波数応答を有する。誘電体導波路２２は、遮断周波数が誘電体導波路２２の断面積に依存する高域通過特性を有する。
【００１５】
図３と図４を参照すると、各結合器２４，２６は、２つの金属層６０，６２と、２つの金属層６０，６２の間に配置されたＰＣＢ基板６４とを有する。図３に表示された結合器２４，２６の寸法は、単に説明的なものであり、限定的なものと理解されるべきでない。結合器２４，２６は、ＰＣＢ上の別個のモジュール又はＩＣチップの一部分でよい。したがって、結合器２４，２６をＰＣＢ製造後に追加することができる。
【００１６】
結合器２４，２６のＰＣＢ基板６４の第１の面６１にある第１の金属層６０は、図３（ｂ）に示されたような平面図で見たとき、多角形（非対称五角形で示されたように）の形でよい。第１の金属層６０は、信号源２８，３０の接点に結合されたＭＳＬと、平面ホーンアンテナ６８への移行部分とを有する。平面ホーンアンテナ６８も、高域通過特性を有する。平面ホーンアンテナ６８の２つの金属経路のスパニング角度は、平面ホーンアンテナ６８を誘電体導波路２２と整合させるときに望ましい、誘電体導波路２２と同一の遮断周波数を得るように制御されなければならない。第１の金属層６０のＭＳＬ６６から遠くにある遠位縁７２は、結合器２４，２６の平面ホーン状伝送領域を指すことがある。
【００１７】
ＰＣＢ基板６４の第２の面６３にある第２の金属層６２（図３（ｃ）に示す）は、結合器２４，２６の接地板として働き、第１の金属層６０と重ならない。第１の金属層６０と第２の金属層６２に使用される金属には、例えば銅が挙げられる。誘電体導波路２２は、図１８と図１９に示されたように結合器２４，２６に結合され、それにより、誘電体導波路２２は、結合器２４，２６上に配置するための重なり部分１９を有する。
【００１８】
図８を参照すると、結合器２４，２６と共に誘電体導波路２２を有するＰＣＢ６４の概略図が示される。図８のポート１とポート２がそれぞれ信号源１（２８）と信号源２（３０）からのものであることを理解されたい。図９は、ＰＣＢ６４の伝搬損失をシミュレートしたグラフを示す。線「Ｐ２１」は、線「Ｐ３１」と比較したポート１からポート２での伝搬損失をシミュレートしたグラフであり、線「Ｐ３１」は、（誘電体導波路２２なし）ポート１からポート３での低レベルのＲＦ信号受信を示す。図１５に示された設定に基づく図１６に示されたような初期シミュレーション結果から、ＰＣＢ６４上に誘電体導波路２２がない状態でポート２とポート３での伝搬損失が類似していることが分かり、誘電体導波路２２が伝搬損失を最小にすることは明らかである。
【００１９】
図１０を参照すると、結合器２５，２７と共に手描きの誘電体導波路２３を有するＰＣＢ６５の平面図の写真が示される。図１１は、ＰＣＢ６５の実際の伝搬損失のグラフを示す。線「ポート５」は、線「ポート６」と比較して、ポート４からポート５でより高レベルのＲＦ信号受信を示し、線「ポート６」は、ポート４からポート６（誘電体導波路２３なし）でより低レベルのＲＦ信号受信を示す。誘電体導波路２３での伝搬モードは、誘電体導波路２３のサイズと結合器２５，２７をタイプに依存する。例えば、平面ホーン結合器は、ＷＧ内でＴＥモード伝搬になる。
【００２０】
伝搬損失を最小にする他に、システム２０を使用することによって、電磁干渉が最小になり、またチップ間通信に関しては銅トラックの使用と比較して消費電力が減少することを理解されたい。
【００２１】
図５〜図７を参照すると、ＰＣＢ上に誘電体導波路２２を形成する複数の方法が示される。図５は、誘電体導波路２２を構成する「印刷」法７０を示す。「印刷」法７０は、ＰＣＢ（７２）上に溶融誘電材料の誘電体導波路２２を配置し、誘電材料（７４）のチャネル２２を固体化することを含む。誘電材料は、例えば、ＰＴＦＥ、ＰＴＦＥとセラミックの複合材料などから選択される。「印刷」法７０が、様々な信号源を接続するために誘電体導波路２２の経路を容易に変更することができるので、低コストで汎用性であることを理解されたい。更に、誘電体導波路２２を任意のＰＣＢ上の既存の銅トラック上に形成することができる。「印刷」法７０は、図１４（ａ）に図示される。
【００２２】
図６は、誘電体導波路２２を形成する「射出型押し（injection stamping）」法８０を示す。「射出型押し」法８０は、溶融誘電材料を、誘電体導波路２２（８２）を形成するための射出成形金型に射出し、次に誘電材料をＰＣＢ（８４）に、所望の断面形状と適切な密度を保証するのに十分な圧力で型押しする工程を含む。更に、チャネル２２を任意のＰＣＢ上の既存の銅トラック上に形成することもできる。「射出型押し」法８０は、図１４（ｂ）に図示される。
【００２３】
図７は、誘電体導波路２２を形成する「切断」法９０である。「切断」法９０は、誘電材料層をＰＣＢ（９２）に接着し、誘電材料層（９４）から誘電体導波路２２を切り出し、誘電材料層（９６）の余分な部分を除去することを含む。更に、誘電体導波路２２は、任意のＰＣＢ上の既存の銅トラック上に形成することもできる。「切断」法９０は、図１４（ｃ）に図示される。
【００２４】
ＰＣＢ上に誘電体導波路２２を接着又は取り付けることによってＰＣＢ上に誘電体導波路２２を形成することもでき、誘電体導波路２２は事前製作される。事前製作された誘電体導波路２２は、例えば射出成形、真空成形及び圧縮成形を使用して形成されてもよい。誘電体導波路２２を接着又は取り付けるこの方法は、図１４（ｄ）に図示される。
【００２５】
システム２０が使用されるとき、これにより使用する銅が少なくなることに注意されたい。単一の誘電体導波路が、複数の銅トラックに置き換わることができる。これにより、結合器に銅の使用が検討されるときでも、誘電体導波路の使用は、複数の銅トラックの使用より経済的である。
【００２６】
同一の測定縮尺を有する図１２と図１３に示されたように、図１２は、チップ間通信のための複数の銅トラックを使用するＰＣＢ基板を示し、図１３は、システム２０を使用することにより図１２に示されたものと同じ機能を備えたＰＣＢ基板を示す。図１３のＰＣＢの寸法は、図１２のＰＣＢと比べて小さいことは明らかである。したがって、システム２０の使用により、ＰＣＢのフットプリントが小さくなることが明らかである。集積回路チップと導波路の寸法がＰＣＢのサイズにも影響を与えることを理解されたい。
【００２７】
また、誘電体導波路２２を除去するか再構成することもでき、また誘電体導波路２２を既存の銅トラックの上に形成してもよいので、誘電体導波路２２を形成する方法が、ＰＣＢの構成の柔軟性を可能にすることに注意されたい。また、以上の方法は、ＰＣＢ上に複数の銅トラックを実装するよりコストが少ない。
【００２８】
以上の説明では例示的な実施形態について述べたが、当業者は、本開示から逸脱することなく設計、構成及び／又は操作の詳細の多くの変形を行えることを理解するであろう。
【符号の説明】
【００２９】
２２誘電体導波路
２４結合器１
２６結合器２
２８信号源１
３０信号源２

【特許請求の範囲】
【請求項１】
ＰＣＢ上にチップ間ＲＦ通信を提供する方法であって、
誘電材料で作成された誘電体導波路を提供する段階と、
前記誘電体導波路の各端に、前記誘電体導波路を少なくとも２つのチップに結合するための結合器を接続する段階とを含む方法。
【請求項２】
前記誘電体は、四辺形、円形、半円形、楕円形、及び多角形からなる群から選択された断面形状を有する、請求項１に記載の方法。
【請求項３】
前記誘電体導波路を提供する段階が、印刷、射出型押し、及びエッチングからなる群から選択された工程を含む、請求項１又は２に記載の方法。
【請求項４】
前記結合器が、
チップの接点に接続するＭＳＬと、
前記ＭＳＬから前記誘電体導波路まで移行する平面ホーンアンテナとを有する、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記誘電体導波路を提供する段階が、
前記結合器間の前記ＰＣＢ上に液体又は半液体誘電体材料を印刷する段階と、
前記液体又は半液体誘電体材料を前記誘電体導波路に固体化させる段階とを含む、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記誘電体導波路を提供する段階が、
誘電材料を型に射出する段階と、
前記誘電材料を前記型から前記結合器間の前記ＰＣＢに型押しする段階とを含む、請求項１〜４のいずれか一項に記載の方法。
【請求項７】
前記誘電体導波路を提供する段階が、
前記誘電材料層を前記ＰＣＢに付着させる段階と、
前記誘電体層の余分な部分を切断する段階と、
前記余分な部分を除去する段階とを含む、請求項１〜４のいずれか一項に記載の方法。
【請求項８】
前記誘電体導波路を提供する段階が、
事前製作された誘電体導波路を提供する段階と、
前記事前製作された導波路を前記結合器間の前記ＰＣＢに取り付ける段階とを含む、請求項１〜４のいずれか一項に記載の方法。

【図１】