ディジタル復調器
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル復調器に係わり、特に、π／４シフトＤＱＰＳＫ変調された信号を復調するものに用いて好適なものである。
【０００２】
【従来の技術】周知の通り、ディジタル変調方式としては種々の方式が提案されているが（例えば特公昭５９−１６４５６号公報）、米国および日本において検討が進められているディジタルセルラにおいては、π／４シフトＤＱＰＳＫが採用されることに決定している。π／４シフトＤＱＰＳＫの場合は、通常のＤＱＰＳＫと比較して占有帯域幅は同じであるが変調波の変動が小さい。したがって、π／４シフトＤＱＰＳＫは非線形動作のパワーアンプに有利であるが、これを従来のＤＱＰＳＫと同様に復調すると、誤り率が劣化する不都合が生じる。
【０００３】図２は、従来のＤＱＰＳＫの信号点の配置を示しており、復調時のキャリアはＩ軸またはＱ軸に平行な位相を有するキャリアが用いられる。今、キャリア位相が軸ＯＩに等しいとすると、Ｐ1 点は（＋ａ／２1/2 ，＋ａ／２1/2 ）の検出レベルが得られる。したがって、この検出出力をＩ軸判定器およびＱ軸判定器に加えれば、（Ｉ＝＋，Ｑ＝＋）の判定出力が得られ、受信信号の復調が可能となる。
【０００４】このような復調が行われることは、π／４シフトＤＱＰＳＫの場合も同様である。次に、図３および図４に従ってその要点を説明する。図３は、π／４シフトＤＱＰＳＫ変調システムの概略構成を示すブロック図である。図３から明らかなように、π／４シフトＤＱＰＳＫ変調システムにおいては、直列で送られてきた原データ、すなわち、２ビットの信号Ｘk ，Ｙk が直列／並列変換回路３０において並列信号に変換されるとともに、これらの信号が差動ＱＰＳＫ変調回路に与えられ、位相シフト信号Ｉk ，Ｑk が形成される。
【０００５】このようなπ／４シフトＤＱＰＳＫ変調方式において、時刻ｔ＝ｋＴ（Ｔ：シンボル持続時間）における変調波Ｍk は、
【数１】
【０００６】のようになり、複素形式で表すことができる。ここで、位相変化Δφは表１で示すように、２ビットの信号Ｘk ，Ｙk により決定される。
【０００７】したがって、このπ／４シフトＤＱＰＳＫ波の信号点は、図４の信号点遷移説明図に示すように表される。すなわち、例えばｔ＝（ｋ−１）・Ｔの時点で点Ｐ1 に位置していたとすると、■ （Ｘk ＝１，Ｙk ＝１）ならば、→Ｐ6 に遷移■ （Ｘk ＝０，Ｙk ＝１） 〃 →Ｐ4 〃■ （Ｘk ＝０，Ｙk ＝０） 〃 →Ｐ2 〃■ （Ｘk ＝１，Ｙk ＝０） 〃 →Ｐ8 〃のようになる。
【０００８】今、仮に（Ｘk ＝０，Ｙk ＝０）であったとすると、Ｐ2 点に移ることになる。そして、次に、ｔ＝（ｋ＋１）・Ｔの時点では、■ （Ｘk+1 ＝１，Ｙk+1 ＝１）ならば、Ｐ2 →Ｐ7 に遷移 ■ （Ｘk+1 ＝０，Ｙk+1 ＝１） 〃 Ｐ2 →Ｐ5 〃 ■ （Ｘk+1 ＝０，Ｙk+1 ＝０） 〃 Ｐ2 →Ｐ3 〃 ■ （Ｘk+1 ＝１，Ｙk+1 ＝０） 〃 Ｐ2 →Ｐ1 〃のように遷移する。以下、上記したのと同様に遷移する。
【０００９】
【発明が解決しようとする課題】ところで、ＤＱＰＳＫ変調された信号を復調する場合、復調を行う基準軸として、例えば軸ＯＰ1 と同じ位相を有するキャリアを用いた場合には、復調出力として（＋ａ，０）が出力されることになる。したがって、この出力をＩ軸判定器およびＱ軸判定器に加えた場合、Ｃ／Ｎが低い受信状態においては判定器の出力が（Ｉ＝＋，Ｑ＝−）、または（Ｉ＝＋，Ｑ＝＋）となる可能性が大きく、データの誤り率が大幅に劣化する不都合が生じる。
【００１０】したがって、同期検波器に注入するキャリアの位相は、Ｉ軸またＱ軸に平行な位相を有するキャリアが用いられる。しかしながら、π／４シフトＤＱＰＳＫ変調の場合は、シンボルの送出時間に同期させて基準位相軸を反時計回り方向に４５°ずつ回転させているようなＤＱＰＳＫ方式と考えることができる。このため、このように変調方式で変調された信号を復調する場合には、検波基準軸の位相が固定されている従来の同期検波器を使用した場合、上述したような不都合が時間間隔２Ｔごとに発生するので、この方式においても復調器における誤り率が非常に劣化する問題があった。本発明は上述の問題点に鑑み、π／４シフトＤＱＰＳＫ変調された信号を復調する際の誤り率を向上させることを目的とする。
【００１１】
【課題を解決するための手段】本発明のディジタル復調器は、位相が互いに所定の角度ずつ異なっている検波用信号を複数種類発生させる検波信号発生回路と、上記検波信号発生回路によって発生された複数の検波用信号のうちの一つを選択し、これをシンボル検出用の信号として同期検波器に注入する検波用信号選択回路と、上記検波用信号選択回路の選択動作を制御し、上記検波用信号選択回路から出力される検波用信号の位相が、検波すべきシンボルが与えられるタイミングに同期して反時計回り方向に所定の角度ずつシフトされるように変化させる検波基準軸制御回路とを具備している。また、本発明の他の特徴とするところは、上記同期検波器により検出されるＩ軸方向の出力とＱ軸方向の出力とをゲート回路に供給、上記ゲート回路から所定の論理出力が導出されたときに上記検波基準軸の反時計回り方向のシフトを開始するようにしている。
【００１２】
【作用】検波用信号の位相を、検波すべきシンボルが与えられるタイミングに同期して反時計回り方向に所定の角度ずつシフトすることにより、シンボルの回転角度と検波用信号の基準軸の角度とが一致しないようにすることが可能となり、これにより、復調出力として零レベルが出力されないようにすることができ、レベル判定器における誤判定が減少する。
【００１３】
【実施例】図１は、本発明の一実施例を示すディジタル復調器の要部構成図である。このディジタル復調器は、π／４シフトＤＱＰＳＫ変調されているディジタル信号を復調するために用いられる。図１から明らかなように、本実施例のディジタル復調器は前段の回路から供給されるＩＦ信号を第１の検波器１および第２の検波器２に与えるとともに、逓倍器３に与える。第１の検波器１はＩ軸方向の入力情報を抽出するために設けられており、また、第２の検波器２はＱ軸方向の入力情報を抽出するために設けられている。
【００１４】第１の検波器１および第２の検波器２において、入力情報を抽出するための信号Ｓ1 はセレクタ４から与えられるようになされており、第１の検波器１にはこの検波用信号Ｓ1 が直接与えられる。また、第２の検波器２にはπ／２移相器５を通して与えられ、これにより、第１の検波器１と第２の検波器２とでは入力情報を抽出する信号の位相がπ／２だけ異ならされる。また、後述するように、本実施例においては、シンボルが送出されるタイミングに合わせて検波用信号Ｓ1 の位相を回転させている。
【００１５】第１の検波器１から出力される検波出力信号ＳI がＩ軸レベル判定器６に与えられ、第２の検波器２から出力される検波出力ＳQ がＱ軸レベル判定器７に与えられる。また、これらの第１および第２の検波器１，２の検波出力信号ＳI ，ＳQ が掛算器１０に与えられて掛け算される。掛算器１０は、入力されたＩＦ信号のキャリアを生成するために設けられているものであり、この掛算器１０の出力が第１のＰＬＬ回路１１に与えられ、次いで、第１のＰＬＬ回路１１から２分周回路１２に与えられることにより、シンボルを検出する際のタイミング信号Ｓ2 が生成される。すなわち、これらの回路により、２Ｔ（Ｔ＝シンボルの持続時間）のタイミングを検出し、次に、例えばシンボルのハイパターンのレベルを見て、それに合うようにディレーラインのディレー時間を調整することにより、シンボル検出信号Ｓ2 を生成するようにしている。
【００１６】分周回路１２から出力されるシンボル検出信号Ｓ2 は、３ビットカウンタ１３に与えられる。この３ビットカウンタ１３においては、次段に設けられているセレクタ４の選択動作を決定するデコード信号Ｓ3 が生成される。また、この３ビットカウンタ１３のリセット端子Ｒには、アンド回路１５から導出されるアンド出力信号Ｓ4 が与えられる。アンド回路１５の入力端子には、Ｉ軸レベル判定器６およびＱ軸レベル判定器７のレベル判定出力がそれぞれ与えられ、これらのレベル判定器の出力が両方ともに“Ｈ”レベルとなったときに３ビットカウンタ１３がリセットされ、これによりデコード信号Ｓ3 の位相が初期状態に設定される。
【００１７】一方、逓倍器３に与えられたＩＦ信号は、ここで８逓倍された後に第２のＰＬＬ回路１６に与えられ、入力ＩＦ信号に同期したクロック信号ＳCkが形成される。このクロック信号ＳCkは、シフト動作のタイミングを制御するクロック信号としてシフトレジスタ１７のクロック入力端子ｃｋに与えられるとともに、分周回路１８によって８分周された後に、シフトレジスタ１７の信号入力端子に与えられる。このシフトレジスタ１７は、入力された信号をクロック信号ＳCkに同期して８段シフトするとともに、直列に入力された信号を並列に出力する。したがって、このシフトレジスタ１７からは、位相がπ／４ずつ異なるキャリア信号ＳCAが８個出力される。
【００１８】これらのキャリア信号ＳCAは上述したセレクタ４に与えられ、その内の一つの信号が上記したようにデコード信号Ｓ3 に基いて選択され、検波用信号Ｓ1 として第１の検波器１および第２の検波器２にそれぞれ与えられる。この検波用信号Ｓ1 は、上記したようにＩ軸を基準軸として同期検波を行う第１の検波器１には直接与えられるが、Ｑ軸を基準軸として同期検波する第２の検波器２にはπ／２移相器５を通して与えられる。
【００１９】これにより、第１の検波器１および第２の検波器２において行われる同期検波は、シンボルが与えられるタイミングに同期してシンボル検出の基準軸の位相が反時計回り方向に９０°ずつ回転することになる。第１の検波器１および第２の検波器２から導出される検波出力信号ＳI ，ＳQ は、上記したようにアンド回路１５入力与えられるとともに、並列−直列変換回路１９に与えられる。このディジタル復調器が定常状態に入ったとき、すなわち、シンボルの送出タイミングと同期して９０°ずつ位相シフトして同期復調を行う状態になったときに、検出したシンボルからシリアルのデータを復調するには通常のＤＱＰＳＫと同じ手続きに従う。
【００２０】すなわち、時刻ｔ´＝（ｋ−１）と、ｔ＝ｋＴにおける信号点の位相回転角とを観測し、表２に示したようなテーブルに従ってシリアルデータに変換すればよい。
このように、並列−直列変換回路１９において直列信号に変換された信号は、復調器出力信号ＳO として外部回路に導出される。
【００２１】
【発明の効果】本発明は上述したように、検波すべきシンボルが与えられるタイミングに同期して検波用信号の位相を反時計回り方向に所定の角度ずつシフトさせるようにすることにより、シンボルの回転角度と検波基準軸の角度とが一致しないようにしたので、零レベルが復調出力として出力されるのを防止することができる。これにより、位相が固定されているキャリアを注入する同期検波器と比較して、シリアルデータを再生する判定回路の構成を単純化することができ、装置の小型化および低価格化を達成することができる。また、復調出力が零にならないようにすることができるので、レベル判定器における誤判定を防止することができ、ビットエラーレート（ＢＥＲ）を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すディジタル復調器の構成図である。
【図２】ＤＱＰＳＫにおける信号点の配置を説明する図である。
【図３】π／４シフトＤＱＰＳＫ変調方式を説明するブロック図である。
【図４】π／４シフトＤＱＰＳＫにおける信号点の遷移状態を説明する状態遷移図である。
【符号の説明】
１ 第１の検波器
２ 第２の検波器
４ セレクタ
５ π／２移相器
６ Ｉ軸レベル判定器
７ Ｑ軸レベル判定器
１１ 第１のＰＬＬ回路
１２ 分周回路
１３ ３ビットカウンタ
１５ アンド回路
１６ 第２のＰＬＬ回路
１７ シフトレジスタ
１８ 分周回路
１９ 並列／直列変換回路
【０００１】
【産業上の利用分野】本発明はディジタル復調器に係わり、特に、π／４シフトＤＱＰＳＫ変調された信号を復調するものに用いて好適なものである。
【０００２】
【従来の技術】周知の通り、ディジタル変調方式としては種々の方式が提案されているが（例えば特公昭５９−１６４５６号公報）、米国および日本において検討が進められているディジタルセルラにおいては、π／４シフトＤＱＰＳＫが採用されることに決定している。π／４シフトＤＱＰＳＫの場合は、通常のＤＱＰＳＫと比較して占有帯域幅は同じであるが変調波の変動が小さい。したがって、π／４シフトＤＱＰＳＫは非線形動作のパワーアンプに有利であるが、これを従来のＤＱＰＳＫと同様に復調すると、誤り率が劣化する不都合が生じる。
【０００３】図２は、従来のＤＱＰＳＫの信号点の配置を示しており、復調時のキャリアはＩ軸またはＱ軸に平行な位相を有するキャリアが用いられる。今、キャリア位相が軸ＯＩに等しいとすると、Ｐ1 点は（＋ａ／２1/2 ，＋ａ／２1/2 ）の検出レベルが得られる。したがって、この検出出力をＩ軸判定器およびＱ軸判定器に加えれば、（Ｉ＝＋，Ｑ＝＋）の判定出力が得られ、受信信号の復調が可能となる。
【０００４】このような復調が行われることは、π／４シフトＤＱＰＳＫの場合も同様である。次に、図３および図４に従ってその要点を説明する。図３は、π／４シフトＤＱＰＳＫ変調システムの概略構成を示すブロック図である。図３から明らかなように、π／４シフトＤＱＰＳＫ変調システムにおいては、直列で送られてきた原データ、すなわち、２ビットの信号Ｘk ，Ｙk が直列／並列変換回路３０において並列信号に変換されるとともに、これらの信号が差動ＱＰＳＫ変調回路に与えられ、位相シフト信号Ｉk ，Ｑk が形成される。
【０００５】このようなπ／４シフトＤＱＰＳＫ変調方式において、時刻ｔ＝ｋＴ（Ｔ：シンボル持続時間）における変調波Ｍk は、
【数１】
【０００６】のようになり、複素形式で表すことができる。ここで、位相変化Δφは表１で示すように、２ビットの信号Ｘk ，Ｙk により決定される。
【０００７】したがって、このπ／４シフトＤＱＰＳＫ波の信号点は、図４の信号点遷移説明図に示すように表される。すなわち、例えばｔ＝（ｋ−１）・Ｔの時点で点Ｐ1 に位置していたとすると、
【０００８】今、仮に（Ｘk ＝０，Ｙk ＝０）であったとすると、Ｐ2 点に移ることになる。そして、次に、ｔ＝（ｋ＋１）・Ｔの時点では、
【０００９】
【発明が解決しようとする課題】ところで、ＤＱＰＳＫ変調された信号を復調する場合、復調を行う基準軸として、例えば軸ＯＰ1 と同じ位相を有するキャリアを用いた場合には、復調出力として（＋ａ，０）が出力されることになる。したがって、この出力をＩ軸判定器およびＱ軸判定器に加えた場合、Ｃ／Ｎが低い受信状態においては判定器の出力が（Ｉ＝＋，Ｑ＝−）、または（Ｉ＝＋，Ｑ＝＋）となる可能性が大きく、データの誤り率が大幅に劣化する不都合が生じる。
【００１０】したがって、同期検波器に注入するキャリアの位相は、Ｉ軸またＱ軸に平行な位相を有するキャリアが用いられる。しかしながら、π／４シフトＤＱＰＳＫ変調の場合は、シンボルの送出時間に同期させて基準位相軸を反時計回り方向に４５°ずつ回転させているようなＤＱＰＳＫ方式と考えることができる。このため、このように変調方式で変調された信号を復調する場合には、検波基準軸の位相が固定されている従来の同期検波器を使用した場合、上述したような不都合が時間間隔２Ｔごとに発生するので、この方式においても復調器における誤り率が非常に劣化する問題があった。本発明は上述の問題点に鑑み、π／４シフトＤＱＰＳＫ変調された信号を復調する際の誤り率を向上させることを目的とする。
【００１１】
【課題を解決するための手段】本発明のディジタル復調器は、位相が互いに所定の角度ずつ異なっている検波用信号を複数種類発生させる検波信号発生回路と、上記検波信号発生回路によって発生された複数の検波用信号のうちの一つを選択し、これをシンボル検出用の信号として同期検波器に注入する検波用信号選択回路と、上記検波用信号選択回路の選択動作を制御し、上記検波用信号選択回路から出力される検波用信号の位相が、検波すべきシンボルが与えられるタイミングに同期して反時計回り方向に所定の角度ずつシフトされるように変化させる検波基準軸制御回路とを具備している。また、本発明の他の特徴とするところは、上記同期検波器により検出されるＩ軸方向の出力とＱ軸方向の出力とをゲート回路に供給、上記ゲート回路から所定の論理出力が導出されたときに上記検波基準軸の反時計回り方向のシフトを開始するようにしている。
【００１２】
【作用】検波用信号の位相を、検波すべきシンボルが与えられるタイミングに同期して反時計回り方向に所定の角度ずつシフトすることにより、シンボルの回転角度と検波用信号の基準軸の角度とが一致しないようにすることが可能となり、これにより、復調出力として零レベルが出力されないようにすることができ、レベル判定器における誤判定が減少する。
【００１３】
【実施例】図１は、本発明の一実施例を示すディジタル復調器の要部構成図である。このディジタル復調器は、π／４シフトＤＱＰＳＫ変調されているディジタル信号を復調するために用いられる。図１から明らかなように、本実施例のディジタル復調器は前段の回路から供給されるＩＦ信号を第１の検波器１および第２の検波器２に与えるとともに、逓倍器３に与える。第１の検波器１はＩ軸方向の入力情報を抽出するために設けられており、また、第２の検波器２はＱ軸方向の入力情報を抽出するために設けられている。
【００１４】第１の検波器１および第２の検波器２において、入力情報を抽出するための信号Ｓ1 はセレクタ４から与えられるようになされており、第１の検波器１にはこの検波用信号Ｓ1 が直接与えられる。また、第２の検波器２にはπ／２移相器５を通して与えられ、これにより、第１の検波器１と第２の検波器２とでは入力情報を抽出する信号の位相がπ／２だけ異ならされる。また、後述するように、本実施例においては、シンボルが送出されるタイミングに合わせて検波用信号Ｓ1 の位相を回転させている。
【００１５】第１の検波器１から出力される検波出力信号ＳI がＩ軸レベル判定器６に与えられ、第２の検波器２から出力される検波出力ＳQ がＱ軸レベル判定器７に与えられる。また、これらの第１および第２の検波器１，２の検波出力信号ＳI ，ＳQ が掛算器１０に与えられて掛け算される。掛算器１０は、入力されたＩＦ信号のキャリアを生成するために設けられているものであり、この掛算器１０の出力が第１のＰＬＬ回路１１に与えられ、次いで、第１のＰＬＬ回路１１から２分周回路１２に与えられることにより、シンボルを検出する際のタイミング信号Ｓ2 が生成される。すなわち、これらの回路により、２Ｔ（Ｔ＝シンボルの持続時間）のタイミングを検出し、次に、例えばシンボルのハイパターンのレベルを見て、それに合うようにディレーラインのディレー時間を調整することにより、シンボル検出信号Ｓ2 を生成するようにしている。
【００１６】分周回路１２から出力されるシンボル検出信号Ｓ2 は、３ビットカウンタ１３に与えられる。この３ビットカウンタ１３においては、次段に設けられているセレクタ４の選択動作を決定するデコード信号Ｓ3 が生成される。また、この３ビットカウンタ１３のリセット端子Ｒには、アンド回路１５から導出されるアンド出力信号Ｓ4 が与えられる。アンド回路１５の入力端子には、Ｉ軸レベル判定器６およびＱ軸レベル判定器７のレベル判定出力がそれぞれ与えられ、これらのレベル判定器の出力が両方ともに“Ｈ”レベルとなったときに３ビットカウンタ１３がリセットされ、これによりデコード信号Ｓ3 の位相が初期状態に設定される。
【００１７】一方、逓倍器３に与えられたＩＦ信号は、ここで８逓倍された後に第２のＰＬＬ回路１６に与えられ、入力ＩＦ信号に同期したクロック信号ＳCkが形成される。このクロック信号ＳCkは、シフト動作のタイミングを制御するクロック信号としてシフトレジスタ１７のクロック入力端子ｃｋに与えられるとともに、分周回路１８によって８分周された後に、シフトレジスタ１７の信号入力端子に与えられる。このシフトレジスタ１７は、入力された信号をクロック信号ＳCkに同期して８段シフトするとともに、直列に入力された信号を並列に出力する。したがって、このシフトレジスタ１７からは、位相がπ／４ずつ異なるキャリア信号ＳCAが８個出力される。
【００１８】これらのキャリア信号ＳCAは上述したセレクタ４に与えられ、その内の一つの信号が上記したようにデコード信号Ｓ3 に基いて選択され、検波用信号Ｓ1 として第１の検波器１および第２の検波器２にそれぞれ与えられる。この検波用信号Ｓ1 は、上記したようにＩ軸を基準軸として同期検波を行う第１の検波器１には直接与えられるが、Ｑ軸を基準軸として同期検波する第２の検波器２にはπ／２移相器５を通して与えられる。
【００１９】これにより、第１の検波器１および第２の検波器２において行われる同期検波は、シンボルが与えられるタイミングに同期してシンボル検出の基準軸の位相が反時計回り方向に９０°ずつ回転することになる。第１の検波器１および第２の検波器２から導出される検波出力信号ＳI ，ＳQ は、上記したようにアンド回路１５入力与えられるとともに、並列−直列変換回路１９に与えられる。このディジタル復調器が定常状態に入ったとき、すなわち、シンボルの送出タイミングと同期して９０°ずつ位相シフトして同期復調を行う状態になったときに、検出したシンボルからシリアルのデータを復調するには通常のＤＱＰＳＫと同じ手続きに従う。
【００２０】すなわち、時刻ｔ´＝（ｋ−１）と、ｔ＝ｋＴにおける信号点の位相回転角とを観測し、表２に示したようなテーブルに従ってシリアルデータに変換すればよい。
このように、並列−直列変換回路１９において直列信号に変換された信号は、復調器出力信号ＳO として外部回路に導出される。
【００２１】
【発明の効果】本発明は上述したように、検波すべきシンボルが与えられるタイミングに同期して検波用信号の位相を反時計回り方向に所定の角度ずつシフトさせるようにすることにより、シンボルの回転角度と検波基準軸の角度とが一致しないようにしたので、零レベルが復調出力として出力されるのを防止することができる。これにより、位相が固定されているキャリアを注入する同期検波器と比較して、シリアルデータを再生する判定回路の構成を単純化することができ、装置の小型化および低価格化を達成することができる。また、復調出力が零にならないようにすることができるので、レベル判定器における誤判定を防止することができ、ビットエラーレート（ＢＥＲ）を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すディジタル復調器の構成図である。
【図２】ＤＱＰＳＫにおける信号点の配置を説明する図である。
【図３】π／４シフトＤＱＰＳＫ変調方式を説明するブロック図である。
【図４】π／４シフトＤＱＰＳＫにおける信号点の遷移状態を説明する状態遷移図である。
【符号の説明】
１ 第１の検波器
２ 第２の検波器
４ セレクタ
５ π／２移相器
６ Ｉ軸レベル判定器
７ Ｑ軸レベル判定器
１１ 第１のＰＬＬ回路
１２ 分周回路
１３ ３ビットカウンタ
１５ アンド回路
１６ 第２のＰＬＬ回路
１７ シフトレジスタ
１８ 分周回路
１９ 並列／直列変換回路
【特許請求の範囲】
【請求項１】 位相が互いに所定の角度ずつ異なっている検波用信号を複数種類発生させる検波信号発生回路と、上記検波信号発生回路によって発生された複数の検波用信号のうちの一つを選択し、これをシンボル検出用の信号として同期検波器に注入する検波用信号選択回路と、上記同期検波器により検出されるＩ軸レベル信号とＱ軸レベル信号とが供給されるゲート回路を含み、このゲート回路から所定の論理出力が導出されたときに上記検波基準軸の反時計回り方向のシフトを開始するようにするとともに、上記検波用信号選択回路の選択動作を制御し、上記検波用信号選択回路から出力される検波用信号の位相が、検波すべきシンボルが与えられるタイミングに同期して反時計回り方向に所定の角度ずつシフトするように変化させる検波基準軸制御回路とを具備することを特徴とするディジタル復調器。
【請求項１】 位相が互いに所定の角度ずつ異なっている検波用信号を複数種類発生させる検波信号発生回路と、上記検波信号発生回路によって発生された複数の検波用信号のうちの一つを選択し、これをシンボル検出用の信号として同期検波器に注入する検波用信号選択回路と、上記同期検波器により検出されるＩ軸レベル信号とＱ軸レベル信号とが供給されるゲート回路を含み、このゲート回路から所定の論理出力が導出されたときに上記検波基準軸の反時計回り方向のシフトを開始するようにするとともに、上記検波用信号選択回路の選択動作を制御し、上記検波用信号選択回路から出力される検波用信号の位相が、検波すべきシンボルが与えられるタイミングに同期して反時計回り方向に所定の角度ずつシフトするように変化させる検波基準軸制御回路とを具備することを特徴とするディジタル復調器。
【図２】
【図３】
【図１】
【図４】
【図３】
【図１】
【図４】
【特許番号】特許第３２４５８７９号（Ｐ３２４５８７９）
【登録日】平成１３年１１月２日（２００１．１１．２）
【発行日】平成１４年１月１５日（２００２．１．１５）
【国際特許分類】
【出願番号】特願平３−８１４１３
【出願日】平成３年３月２０日（１９９１．３．２０）
【公開番号】特開平４−２９２０４２
【公開日】平成４年１０月１６日（１９９２．１０．１６）
【審査請求日】平成１０年３月１２日（１９９８．３．１２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【参考文献】
【文献】特開 平３−１３５２５２（ＪＰ，Ａ）
【文献】特開 平３−２２０９５０（ＪＰ，Ａ）
【文献】特開 平４−２２００４３（ＪＰ，Ａ）
【登録日】平成１３年１１月２日（２００１．１１．２）
【発行日】平成１４年１月１５日（２００２．１．１５）
【国際特許分類】
【出願日】平成３年３月２０日（１９９１．３．２０）
【公開番号】特開平４−２９２０４２
【公開日】平成４年１０月１６日（１９９２．１０．１６）
【審査請求日】平成１０年３月１２日（１９９８．３．１２）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【参考文献】
【文献】特開 平３−１３５２５２（ＪＰ，Ａ）
【文献】特開 平３−２２０９５０（ＪＰ，Ａ）
【文献】特開 平４−２２００４３（ＪＰ，Ａ）
[ Back to top ]