デジタル信号処理装置
【課題】不要輻射を発生させずに動作モードに適した演算速度で信号処理を行う。
【解決手段】デジタル情報信号の信号処理を行うデジタル信号処理装置において、信号処理手段にデジタル情報信号を供給すると共に位相比較器の第１の入力端子へサンプリングクロック信号を第１の入力信号として入力する記録再生手段とを備え、マイクロコンピュータ４５は、上記記録再生手段の記録再生動作におけるサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段によって設定された動作モードに適した演算速度で上記信号処理手段が処理を行うように上記分周比設定手段によって設定される分周器の分周比を決定し上記分周比設定手段に設定すると共に、上記動作モードが記録動作であるときには上記記録再生手段のサンプリング周波数を上記記録再生手段に設定する。
【解決手段】デジタル情報信号の信号処理を行うデジタル信号処理装置において、信号処理手段にデジタル情報信号を供給すると共に位相比較器の第１の入力端子へサンプリングクロック信号を第１の入力信号として入力する記録再生手段とを備え、マイクロコンピュータ４５は、上記記録再生手段の記録再生動作におけるサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段によって設定された動作モードに適した演算速度で上記信号処理手段が処理を行うように上記分周比設定手段によって設定される分周器の分周比を決定し上記分周比設定手段に設定すると共に、上記動作モードが記録動作であるときには上記記録再生手段のサンプリング周波数を上記記録再生手段に設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル信号処理装置に関し、特に複数のサンプリング周波数で規格化されるデジタル情報信号が供給されて、該デジタル情報信号の信号処理を行うデジタル信号処理装置に関する。
【背景技術】
【０００２】
今日において、コンピュータや画像信号処理装置や音声信号処理装置等に設けられて、供給されたデータやコマンド信号や画像信号やオーディオ信号等のデジタル情報信号の所定の信号処理を行うデジタル・シグナル・プロセッサ（Digital Signal Processor；以下、ＤＳＰと称する。）等のデジタル信号処理装置が普及している。
【０００３】
上記デジタル信号処理装置は、供給されたデジタル情報信号のサンプリング周波数や該デジタル情報信号の情報量や演算回数等の演算条件に応じて分周比を設定し、外部から供給された外部クロック信号を該分周比で分周した動作クロック信号に同期して動作する。このため、デジタル信号処理装置では、該演算条件に最適な演算速度で信号処理を行う。
【０００４】
【特許文献１】特開平４−２１６３７３号公報
【特許文献２】特開平５−１８９８７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記外部クロック信号は、可変設定される複数の分周比の最小公倍数以上の周波数を必要とし、例えば動作クロックを数十ＫＨｚ程度の周波数とする場合においても外部クロック信号を数ＭＨｚ程度の周波数とする必要が有る。
【０００６】
このため、上記デジタル信号処理装置は、該高周波の外部クロック信号が供給されて、該外部クロック信号の信号ラインから不要輻射を発生させるという問題点を生じている。
【０００７】
本発明は、以上のような問題点に鑑み、不要輻射を発生させずに信号処理を行うデジタル信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、デジタル情報信号の信号処理を行うデジタル信号処理装置において、第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器と、上記位相比較器の出力信号の高周波成分をカットする低域通過フィルタと、上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器と、指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に上記第２の入力信号として供給する分周器と、上記分周器の分周比を設定する分周比設定手段と、上記発振器の出力信号を動作クロックとして上記供給されたデジタル情報信号の信号処理を行う信号処理手段と、上記信号処理手段にデジタル情報信号を供給すると共に上記位相比較器の第１の入力端子へサンプリングクロック信号を上記第１の入力信号として入力する記録再生手段と、上記記録再生手段の記録再生動作におけるサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段と、上記動作モード設定手段によって設定された動作モードに適した演算速度で上記信号処理手段が処理を行うように上記分周比設定手段によって設定される上記分周器の分周比を決定し上記分周比設定手段に設定すると共に、上記動作モードが記録動作であるときには上記記録再生手段のサンプリング周波数を上記記録再生手段に設定するコントローラとを備えることを特徴とする。
【発明の効果】
【０００９】
本発明に係るデジタル信号処理装置では、動作モード設定手段によって設定された動作モードに適した演算速度で信号処理手段が処理を行うように分周比設定手段によって設定される分周器の分周比を決定して設定することにより、不要輻射を発生させずに動作モードに適した演算速度で信号処理を行うことができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係るデジタル信号処理装置の好ましい実施例について図面を参照しながら説明する。該デジタル信号処理装置がデジタルオーディオ・テープレコーダ（Digital Audio Taperecorder；以下、ＤＡＴと称する。）に設けられた場合を示す。
【００１１】
上記ＤＡＴは、図１に示すように装着された磁気テープ４０の走行方向及び走行速度を切換え設定可能に該磁気テープ４０を走行させる走行手段と、該走行手段で走行された磁気テープ４０の主面に走査方向に１回転する毎に１トラック分の情報信号を記録再生するドラム型の回転ヘッド４１と、該回転ヘッド４１で再生されたオーディオ信号をＰＣＭ復調して音声出力させたり、供給されたオーディオ信号をＰＣＭ変調して記録する記録・再生装置４２と、該記録・再生装置４２でＰＣＭ復調された情報信号を信号処理して、該記録・再生装置４２に供給するデジタル信号処理装置１０と、該該記録・再生装置４２及びデジタル信号処理装置１０を制御するマイクロコンピュータ４５と、該ＤＡＴの動作モードに応じて該マイクロコンピュータ４５に制御条件を設定するモード設定手段４６と備える。
【００１２】
上記マイクロコンピュータ４５は、モード設定手段４６で設定された制御条件に応じて上記記録・生成装置４２にサンプリング周波数を設定して、該記録・生成装置４２及び上記デジタル信号処理装置１０をサンプリングクロック信号ｆｓに同期させて動作させ、該デジタル信号処理装置１０にコマンド信号に応じた信号処理を行わせる。
【００１３】
このＤＡＴの規格には、図２に示すように４個の記録・再生モードと２個の再生専用モードが存在する。
【００１４】
上記記録・再生モードには、サンプリング周波数が４８ＫＨｚで量子化ビット数が１６ビットの４８ｋモードと、各々サンプリング周波数が３２ＫＨｚで、量子化ビット数が１６ビットの３２ｋモード、量子化ビット数が１２ビットでチャンネル数が２ＣＨの３２ｋ−ＬＰモード及び量子化ビット数が１２ビットでチャンネル数が４ＣＨの３２ｋ−４ＣＨモードとを有しており、該４８ｋモードは標準装備が義務付けられており、他のモードはオプションで装備される。
【００１５】
また、上記再生専用モードには、各々サンプリング周波数が４４．１ＫＨｚ、量子化ビット数が１６ビットで、磁気テープの走行速度及びトラックピッチが標準の４４ｋモードと、該磁気テープの走行速度及びトラックピッチが標準の１．５倍である４４ｋ−ＷＴモードとを有しており、いずれのモードも標準装備が義務付けられている。
【００１６】
このＤＡＴでは、２トラックの情報信号を１フレームとして、回転ヘッド１により磁気テープ４０のメインデータ領域に１トラック毎のデジタル情報信号を記録する。該１フレームの各トラックは互いにインターリーブが施されており、該インターリーブが施されることにより上記磁気テープ４０のトラック位置と上記回転ヘッド１の位置ずれ等による誤り情報を分散させることで、情報信号の欠落を抑えている。
【００１７】
上記メインデータ領域は、図３Ａに示すように１２８ブロックからなり、先頭から順番に同期信号（ＳＹＮＣ）、メインＩＤ信号Ｗ１、メインＩＤ信号Ｗ２、メインＩＤパリティ信号及びメインデータＭＤ１、ＭＤ２で構成される。
【００１８】
上記メインデータＭＤ１とメインデータＭＤ２は、オーディオ信号からなり、互いにインターリーブが施されており、該インターリーブが施されることにより上記回転ヘッド１からの上記磁気テープ４０の浮き等による誤り情報を分散させることで、情報信号の欠落を抑えており、かつ２重化（３２．２８）リード・ソロモン符号によるパリティ符号Ｃ１、Ｃ２が施されて、誤り訂正が可能となっている。
【００１９】
また、上記図２に示した回転ヘッド４１の回転速度、サンプリング周波数及び量子化ビット数等の上記各記録・再生モードの仕様でメインデータＭＤ１、ＭＤ２を記録した場合、いずれのモードにおいても該メインデータＭＤ１、ＭＤ２に空き領域が生じる。この空き領域には、図３Ｂ、３Ｃに示すように各々８ブロックからなるサブデータＳＤ１、ＳＤ２が記録される。また、該メインデータＭＤ１、ＭＤ２は、各々８個の領域に分割され、該分割された該メインデータＭＤ１、ＭＤ２の各領域に各１ブロックのサブデータＳＤ１、ＳＤ２が順番に割付けられて記録される。
【００２０】
上記メインデータＭＤ１、ＭＤ２の１ブロックのフォーマットは、図４Ａに示すように１シンボル（＝８ビット）毎に先頭から順番に同期信号（ＳＹＮＣ）、メインＩＤ信号Ｗ１、メインＩＤ信号Ｗ２及びメインＩＤパリティ信号と、８×３２シンボルのメインデータとで構成される。
【００２１】
上記メインＩＤ信号Ｗ１は、図４Ｂに示すように記録再生に必要な各仕様が設定されるフォーマットＩＤ０〜ＩＤ７、及び上記磁気テープの走行方向の各トラック毎に割り当てられるフレームアドレスで構成される。例えば該フォーマットＩＤ２には、図４Ｃに示すようにデジタル情報信号のサンプリング周波数が設定される。該フォーマットＩＤ３には、１トラック内のメインデータのチャンネル数が設定される。該フォーマットＩＤ４には、量子化ビット数等の量子化規則が設定される。該フォーマットＩＤ５には、トラックピッチが設定される。
【００２２】
上記メインＩＤ信号Ｗ２には、図４Ｂに示すように各トラックの先頭から８ブロック毎のブロックアドレスを記録する。
【００２３】
上記サブデータ領域の１ブロックのフォーマットは、図５Ａに示すように１シンボル毎に先頭から順番に同期信号（ＳＹＮＣ）、サブＩＤ信号ＳＷ１、サブＩＤ信号ＳＷ２及びサブＩＤパリティ信号と、８×３２シンボルのサブデータとで構成される。
【００２４】
上記サブＩＤ信号ＳＷ１、ＳＷ２には、図５Ａ、図５Ｂに示すように高速サーチに必要なデータが設定されるコントロールＩＤ、データＩＤ、パックＩＤ及びプログラムＩＤ１〜ＩＤ３等からなる。該コントロールＩＤには、曲の先頭位置や各楽章毎の配置位置や容量等の目録として機能するＴａｂｌｅ ｏｆ Ｃｏｎｔｅｎｔｓ情報（以下、ＴＯＣ情報と称する。）が設定される。該データＩＤには、該サブＩＤ信号ＳＷ１、ＳＷ２の使用目的が設定される。該パックＩＤには、該サブＩＤ信号ＳＷ１、ＳＷ２の構成や各データの配置が設定される。該プログラムＩＤ１〜ＩＤ３には、編集用等のプログラムが設定される。
【００２５】
上記ＤＡＴに設けられた本発明に係るデジタル信号処理装置１０は、該ＤＡＴに設けられた上記マイクロコンピュータ４５の制御により、図６に示すように第１の入力端子１ａと第２の入力端子１ｂから供給された入力信号の位相を出力する位相比較器１と、該位相比較器１の出力信号の高周波成分をカットする低域通過フィルタ２と、該低域通過フィルタ２の出力信号に応じて発振する発振器３と、該発振器３の出力信号を分周し、上記比較器１の第２の入力端子１ｂに供給する分周器４と、上記発振器４の出力信号に同期して、供給された情報信号の信号処理を行う信号処理手段５とを備える。
【００２６】
上記位相比較器１は、第１の入力端子１ａに供給されたサンプリングクロック信号ｆｓと第２の入力端子１ｂに供給された分周器４の出力信号の排他的論理和を出力するイクスクルーシブオア回路で構成される。
【００２７】
上記低域通過フィルタ２は、抵抗３１、コンデンサ３２及びインバータ３３が閉ループ状に直列接続されて構成される。該低域通過フィルタ２のカットオフ周波数は、外付けされる該抵抗３１の抵抗値とコンデンサ３２の容量により設定される。
【００２８】
上記発振器３は、低域通過フィルタ２の出力信号の振幅値に応じた発振周波数の出力信号を発生する電圧制御形発振回路で構成される。
【００２９】
上記分周器４は、上記マイクロコンピュータ４５で分周比が設定され、該分周比で上記発振器３の出力信号を分周するプログラマデバイダで構成される。
【００３０】
信号処理手段５は、デジタル情報信号の入出力を行うインターフェース７と、該インターフェース７から供給されたデジタル情報信号に所定の係数を対応付ける係数設定手段８と、該係数設定手段８で対応付けられたデジタル情報信号と係数の演算を行う演算手段９と、該インターフェース７、係数設定手段８及び演算手段９の相互間を接続するバス３０とを有する。
【００３１】
上記インターフェース７は、デジタル情報信号が供給される入力ポート１１と、該入力ポート１１に供給されたデジタル情報信号をサンプリングクロック信号ｆｓに同期して上記バス３０に順次送出する入力レジスタ１２と、該サンプリングクロック信号ｆｓに同期して該バス３０からデジタル情報信号が供給される出力レジスタ１３と、該出力レジスタ１３から供給されたデジタル情報信号を送出する出力ポート１４とを有する。
【００３２】
上記係数設定手段８は、インストラクションアドレスを生成するインストラクションアドレス生成器１６と、該インストラクションアドレス毎にインストラクションが読み出されるインストラクションメモリ１７と、該読み出されたインストラクションに基づいて係数用アドレス、データ用アドレスを生成する係数アドレス生成器１８、データアドレス生成器１９と、該係数用アドレス毎に読み出し可能に係数を書き込む係数メモリ２０と、該データ用アドレス毎に読み出し可能にデータを書き込むデータメモリ２１と、該係数メモリ２０又は上記バス３０から供給された係数を選択して送出する係数セレクタ２２と、該データメモリ２１又は該バス３０から供給されたデータを選択して送出するデータセレクタ２３とを有する。
【００３３】
上記インストラクションアドレス生成器１６は、上記サンプリングクロック立ち上がりでアドレスがリセットされ、該動作クロック毎にアドレスを１インクリメントする。
【００３４】
インストラクションメモリ１７は、予め各アドレス毎にインストラクションが書き込まれて、上記インストラクションアドレス生成器１６で生成されたアドレス毎にインストラクションが読み出される。
【００３５】
上記係数アドレス生成器１８は、予め各インストラクション毎に係数用アドレスが書き込まれて、上記インストラクションメモリ１７から読み出されたインストラクション毎に該係数用アドレスが読み出される。
【００３６】
上記データアドレス生成器１９は、予め各インストラクション毎にデータ用アドレスが書き込まれて、上記インストラクションメモリ１７から読み出されたインストラクション毎に該データ用アドレスが読み出される。
【００３７】
上記係数セレクタ２２は、インストラクションに従い、上記バス３０介して供給された演算データ又は該係数メモリ２０から読み出された係数を選択して送出する。また、上記データセレクタ２３は、インストラクションに従い、上記バス３０介して供給されたメインデータＭＤ１、ＭＤ２又は上記データメモリ２１から読み出されたメインデータＭＤ１、ＭＤ２を選択して送出する。
【００３８】
上記演算手段９は、上記係数設定手段８の係数セレクタ２２から供給される係数とデータセレクタ２３から供給されるメインデータＭＤ１、ＭＤ２を乗算する乗算器２４と、該乗算器２４の出力信号を順次シフトしながら保持可能なシフター２５と、一方の入力端子に該シフター２５から出力信号が供給され、該出力信号と他の入力端子に供給される信号を加算する加算器２６と、該加算器２６の出力信号を記憶するアキュムレータ２７と、該アキュムレータ２７に記憶された信号か０を選択して加算器２６の他の入力端子に供給するセレクタ２８と、該アキュムレータ２７の出力信号を上記バス３０の語長に丸めて、該バス３０に供給するクリッパー２９とを有する。
【００３９】
上記演算手段９では、例えばサンプリング周波数ｆｓ毎の８ビット単位のメインデータＭＤ１、ＭＤ２を構成するオーディオ信号のインパルス信号がセレクタ２３から供給され、該各インパルス信号の係数ｂがセレクタ２２から供給され、乗算器２４でインパルス信号と係数ｂの乗算を１発目のインパルス信号からＮ発目に遅延したインパルス信号まで順次行い、該Ｎ＋１個の乗算結果を加算器２６で順次加算し、アキュムレータ２７で該加算結果を順次畳み込むことにより下記（１）式に示す、実周波数特性のインパルス応答Ｈ（Ｚ）を出力する。
【００４０】
このように演算手段９は、有限長インパルス応答（finite impulse response：以下、ＦＩＲと称する。）型の非巡回型デジタルフィルタとして機能し、オーディオ信号のＲｃｈとＬｃｈに所定の時間差を生じさせる演算を行うことにより、該オーディオ信号による音場の差臨場感を向上させること等が可能である。また、同手法により、周波数をコントロールすることも可能である。
【００４１】
【数１】
【００４２】
以上の構成によるデジタル信号処理装置１０は、信号処理手段５で発振器３の出力信号に基づくクロック信号に同期して信号処理を行う。このように信号処理手段５のクロック信号を内部の発振器３で生成することで、クロック信号を外部から供給する必要がないため、不要輻射の発生が抑制される。
【００４３】
また、発振器３の出力信号に基づくクロック信号の周波数は、デジタル情報信号のサンプリング周波数に応じて分周比設定手段で分周器の分周比を可変設定することで設定される。このため、デジタル情報信号のサンプリング周波数に応じて信号処理手段５を高速動作させながら該クロック信号の周波数を抑えて、不要輻射の発生を抑制する。
【図面の簡単な説明】
【００４４】
【図１】本発明に係るデジタル信号処理装置が設けられたＤＡＴの概略構成図である。
【図２】上記ＤＡＴの記録・再生モード及び再生専用モードの要部の規格を示す図である。
【図３】上記ＤＡＴの１トラックのデジタル情報信号のフォーマットの概略構成図を示し、同図（Ａ）はメインデータ領域の構成図であり、同図（Ｂ）、（Ｃ）はメインデータ領域の空き領域に設けられるサブデータ領域の構成図である。
【図４】上記ＤＡＴのメインデータの１ブロックのフォーマットの概略構成図を示し、同図（Ａ）は全体図であり、同図（Ｂ）はメインＩＤの構成図であり、同図（Ｃ）は各メインＩＤの機能を示す図である。
【図５】上記ＤＡＴのサブデータの１ブロックのフォーマットの概略構成図を示し、同図（Ａ）は全体図であり、同図（Ｂ）はサブＩＤの構成図である。
【図６】本発明に係るデジタル信号処理装置の要部の構成図である。
【符号の説明】
【００４５】
１ 位相比較器、２ 低域通過フィルタ、３ 発振器、４ 分周器、５ 信号処理手段、６ マイクロコンピュータ
【技術分野】
【０００１】
本発明はデジタル信号処理装置に関し、特に複数のサンプリング周波数で規格化されるデジタル情報信号が供給されて、該デジタル情報信号の信号処理を行うデジタル信号処理装置に関する。
【背景技術】
【０００２】
今日において、コンピュータや画像信号処理装置や音声信号処理装置等に設けられて、供給されたデータやコマンド信号や画像信号やオーディオ信号等のデジタル情報信号の所定の信号処理を行うデジタル・シグナル・プロセッサ（Digital Signal Processor；以下、ＤＳＰと称する。）等のデジタル信号処理装置が普及している。
【０００３】
上記デジタル信号処理装置は、供給されたデジタル情報信号のサンプリング周波数や該デジタル情報信号の情報量や演算回数等の演算条件に応じて分周比を設定し、外部から供給された外部クロック信号を該分周比で分周した動作クロック信号に同期して動作する。このため、デジタル信号処理装置では、該演算条件に最適な演算速度で信号処理を行う。
【０００４】
【特許文献１】特開平４−２１６３７３号公報
【特許文献２】特開平５−１８９８７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記外部クロック信号は、可変設定される複数の分周比の最小公倍数以上の周波数を必要とし、例えば動作クロックを数十ＫＨｚ程度の周波数とする場合においても外部クロック信号を数ＭＨｚ程度の周波数とする必要が有る。
【０００６】
このため、上記デジタル信号処理装置は、該高周波の外部クロック信号が供給されて、該外部クロック信号の信号ラインから不要輻射を発生させるという問題点を生じている。
【０００７】
本発明は、以上のような問題点に鑑み、不要輻射を発生させずに信号処理を行うデジタル信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、デジタル情報信号の信号処理を行うデジタル信号処理装置において、第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器と、上記位相比較器の出力信号の高周波成分をカットする低域通過フィルタと、上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器と、指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に上記第２の入力信号として供給する分周器と、上記分周器の分周比を設定する分周比設定手段と、上記発振器の出力信号を動作クロックとして上記供給されたデジタル情報信号の信号処理を行う信号処理手段と、上記信号処理手段にデジタル情報信号を供給すると共に上記位相比較器の第１の入力端子へサンプリングクロック信号を上記第１の入力信号として入力する記録再生手段と、上記記録再生手段の記録再生動作におけるサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段と、上記動作モード設定手段によって設定された動作モードに適した演算速度で上記信号処理手段が処理を行うように上記分周比設定手段によって設定される上記分周器の分周比を決定し上記分周比設定手段に設定すると共に、上記動作モードが記録動作であるときには上記記録再生手段のサンプリング周波数を上記記録再生手段に設定するコントローラとを備えることを特徴とする。
【発明の効果】
【０００９】
本発明に係るデジタル信号処理装置では、動作モード設定手段によって設定された動作モードに適した演算速度で信号処理手段が処理を行うように分周比設定手段によって設定される分周器の分周比を決定して設定することにより、不要輻射を発生させずに動作モードに適した演算速度で信号処理を行うことができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係るデジタル信号処理装置の好ましい実施例について図面を参照しながら説明する。該デジタル信号処理装置がデジタルオーディオ・テープレコーダ（Digital Audio Taperecorder；以下、ＤＡＴと称する。）に設けられた場合を示す。
【００１１】
上記ＤＡＴは、図１に示すように装着された磁気テープ４０の走行方向及び走行速度を切換え設定可能に該磁気テープ４０を走行させる走行手段と、該走行手段で走行された磁気テープ４０の主面に走査方向に１回転する毎に１トラック分の情報信号を記録再生するドラム型の回転ヘッド４１と、該回転ヘッド４１で再生されたオーディオ信号をＰＣＭ復調して音声出力させたり、供給されたオーディオ信号をＰＣＭ変調して記録する記録・再生装置４２と、該記録・再生装置４２でＰＣＭ復調された情報信号を信号処理して、該記録・再生装置４２に供給するデジタル信号処理装置１０と、該該記録・再生装置４２及びデジタル信号処理装置１０を制御するマイクロコンピュータ４５と、該ＤＡＴの動作モードに応じて該マイクロコンピュータ４５に制御条件を設定するモード設定手段４６と備える。
【００１２】
上記マイクロコンピュータ４５は、モード設定手段４６で設定された制御条件に応じて上記記録・生成装置４２にサンプリング周波数を設定して、該記録・生成装置４２及び上記デジタル信号処理装置１０をサンプリングクロック信号ｆｓに同期させて動作させ、該デジタル信号処理装置１０にコマンド信号に応じた信号処理を行わせる。
【００１３】
このＤＡＴの規格には、図２に示すように４個の記録・再生モードと２個の再生専用モードが存在する。
【００１４】
上記記録・再生モードには、サンプリング周波数が４８ＫＨｚで量子化ビット数が１６ビットの４８ｋモードと、各々サンプリング周波数が３２ＫＨｚで、量子化ビット数が１６ビットの３２ｋモード、量子化ビット数が１２ビットでチャンネル数が２ＣＨの３２ｋ−ＬＰモード及び量子化ビット数が１２ビットでチャンネル数が４ＣＨの３２ｋ−４ＣＨモードとを有しており、該４８ｋモードは標準装備が義務付けられており、他のモードはオプションで装備される。
【００１５】
また、上記再生専用モードには、各々サンプリング周波数が４４．１ＫＨｚ、量子化ビット数が１６ビットで、磁気テープの走行速度及びトラックピッチが標準の４４ｋモードと、該磁気テープの走行速度及びトラックピッチが標準の１．５倍である４４ｋ−ＷＴモードとを有しており、いずれのモードも標準装備が義務付けられている。
【００１６】
このＤＡＴでは、２トラックの情報信号を１フレームとして、回転ヘッド１により磁気テープ４０のメインデータ領域に１トラック毎のデジタル情報信号を記録する。該１フレームの各トラックは互いにインターリーブが施されており、該インターリーブが施されることにより上記磁気テープ４０のトラック位置と上記回転ヘッド１の位置ずれ等による誤り情報を分散させることで、情報信号の欠落を抑えている。
【００１７】
上記メインデータ領域は、図３Ａに示すように１２８ブロックからなり、先頭から順番に同期信号（ＳＹＮＣ）、メインＩＤ信号Ｗ１、メインＩＤ信号Ｗ２、メインＩＤパリティ信号及びメインデータＭＤ１、ＭＤ２で構成される。
【００１８】
上記メインデータＭＤ１とメインデータＭＤ２は、オーディオ信号からなり、互いにインターリーブが施されており、該インターリーブが施されることにより上記回転ヘッド１からの上記磁気テープ４０の浮き等による誤り情報を分散させることで、情報信号の欠落を抑えており、かつ２重化（３２．２８）リード・ソロモン符号によるパリティ符号Ｃ１、Ｃ２が施されて、誤り訂正が可能となっている。
【００１９】
また、上記図２に示した回転ヘッド４１の回転速度、サンプリング周波数及び量子化ビット数等の上記各記録・再生モードの仕様でメインデータＭＤ１、ＭＤ２を記録した場合、いずれのモードにおいても該メインデータＭＤ１、ＭＤ２に空き領域が生じる。この空き領域には、図３Ｂ、３Ｃに示すように各々８ブロックからなるサブデータＳＤ１、ＳＤ２が記録される。また、該メインデータＭＤ１、ＭＤ２は、各々８個の領域に分割され、該分割された該メインデータＭＤ１、ＭＤ２の各領域に各１ブロックのサブデータＳＤ１、ＳＤ２が順番に割付けられて記録される。
【００２０】
上記メインデータＭＤ１、ＭＤ２の１ブロックのフォーマットは、図４Ａに示すように１シンボル（＝８ビット）毎に先頭から順番に同期信号（ＳＹＮＣ）、メインＩＤ信号Ｗ１、メインＩＤ信号Ｗ２及びメインＩＤパリティ信号と、８×３２シンボルのメインデータとで構成される。
【００２１】
上記メインＩＤ信号Ｗ１は、図４Ｂに示すように記録再生に必要な各仕様が設定されるフォーマットＩＤ０〜ＩＤ７、及び上記磁気テープの走行方向の各トラック毎に割り当てられるフレームアドレスで構成される。例えば該フォーマットＩＤ２には、図４Ｃに示すようにデジタル情報信号のサンプリング周波数が設定される。該フォーマットＩＤ３には、１トラック内のメインデータのチャンネル数が設定される。該フォーマットＩＤ４には、量子化ビット数等の量子化規則が設定される。該フォーマットＩＤ５には、トラックピッチが設定される。
【００２２】
上記メインＩＤ信号Ｗ２には、図４Ｂに示すように各トラックの先頭から８ブロック毎のブロックアドレスを記録する。
【００２３】
上記サブデータ領域の１ブロックのフォーマットは、図５Ａに示すように１シンボル毎に先頭から順番に同期信号（ＳＹＮＣ）、サブＩＤ信号ＳＷ１、サブＩＤ信号ＳＷ２及びサブＩＤパリティ信号と、８×３２シンボルのサブデータとで構成される。
【００２４】
上記サブＩＤ信号ＳＷ１、ＳＷ２には、図５Ａ、図５Ｂに示すように高速サーチに必要なデータが設定されるコントロールＩＤ、データＩＤ、パックＩＤ及びプログラムＩＤ１〜ＩＤ３等からなる。該コントロールＩＤには、曲の先頭位置や各楽章毎の配置位置や容量等の目録として機能するＴａｂｌｅ ｏｆ Ｃｏｎｔｅｎｔｓ情報（以下、ＴＯＣ情報と称する。）が設定される。該データＩＤには、該サブＩＤ信号ＳＷ１、ＳＷ２の使用目的が設定される。該パックＩＤには、該サブＩＤ信号ＳＷ１、ＳＷ２の構成や各データの配置が設定される。該プログラムＩＤ１〜ＩＤ３には、編集用等のプログラムが設定される。
【００２５】
上記ＤＡＴに設けられた本発明に係るデジタル信号処理装置１０は、該ＤＡＴに設けられた上記マイクロコンピュータ４５の制御により、図６に示すように第１の入力端子１ａと第２の入力端子１ｂから供給された入力信号の位相を出力する位相比較器１と、該位相比較器１の出力信号の高周波成分をカットする低域通過フィルタ２と、該低域通過フィルタ２の出力信号に応じて発振する発振器３と、該発振器３の出力信号を分周し、上記比較器１の第２の入力端子１ｂに供給する分周器４と、上記発振器４の出力信号に同期して、供給された情報信号の信号処理を行う信号処理手段５とを備える。
【００２６】
上記位相比較器１は、第１の入力端子１ａに供給されたサンプリングクロック信号ｆｓと第２の入力端子１ｂに供給された分周器４の出力信号の排他的論理和を出力するイクスクルーシブオア回路で構成される。
【００２７】
上記低域通過フィルタ２は、抵抗３１、コンデンサ３２及びインバータ３３が閉ループ状に直列接続されて構成される。該低域通過フィルタ２のカットオフ周波数は、外付けされる該抵抗３１の抵抗値とコンデンサ３２の容量により設定される。
【００２８】
上記発振器３は、低域通過フィルタ２の出力信号の振幅値に応じた発振周波数の出力信号を発生する電圧制御形発振回路で構成される。
【００２９】
上記分周器４は、上記マイクロコンピュータ４５で分周比が設定され、該分周比で上記発振器３の出力信号を分周するプログラマデバイダで構成される。
【００３０】
信号処理手段５は、デジタル情報信号の入出力を行うインターフェース７と、該インターフェース７から供給されたデジタル情報信号に所定の係数を対応付ける係数設定手段８と、該係数設定手段８で対応付けられたデジタル情報信号と係数の演算を行う演算手段９と、該インターフェース７、係数設定手段８及び演算手段９の相互間を接続するバス３０とを有する。
【００３１】
上記インターフェース７は、デジタル情報信号が供給される入力ポート１１と、該入力ポート１１に供給されたデジタル情報信号をサンプリングクロック信号ｆｓに同期して上記バス３０に順次送出する入力レジスタ１２と、該サンプリングクロック信号ｆｓに同期して該バス３０からデジタル情報信号が供給される出力レジスタ１３と、該出力レジスタ１３から供給されたデジタル情報信号を送出する出力ポート１４とを有する。
【００３２】
上記係数設定手段８は、インストラクションアドレスを生成するインストラクションアドレス生成器１６と、該インストラクションアドレス毎にインストラクションが読み出されるインストラクションメモリ１７と、該読み出されたインストラクションに基づいて係数用アドレス、データ用アドレスを生成する係数アドレス生成器１８、データアドレス生成器１９と、該係数用アドレス毎に読み出し可能に係数を書き込む係数メモリ２０と、該データ用アドレス毎に読み出し可能にデータを書き込むデータメモリ２１と、該係数メモリ２０又は上記バス３０から供給された係数を選択して送出する係数セレクタ２２と、該データメモリ２１又は該バス３０から供給されたデータを選択して送出するデータセレクタ２３とを有する。
【００３３】
上記インストラクションアドレス生成器１６は、上記サンプリングクロック立ち上がりでアドレスがリセットされ、該動作クロック毎にアドレスを１インクリメントする。
【００３４】
インストラクションメモリ１７は、予め各アドレス毎にインストラクションが書き込まれて、上記インストラクションアドレス生成器１６で生成されたアドレス毎にインストラクションが読み出される。
【００３５】
上記係数アドレス生成器１８は、予め各インストラクション毎に係数用アドレスが書き込まれて、上記インストラクションメモリ１７から読み出されたインストラクション毎に該係数用アドレスが読み出される。
【００３６】
上記データアドレス生成器１９は、予め各インストラクション毎にデータ用アドレスが書き込まれて、上記インストラクションメモリ１７から読み出されたインストラクション毎に該データ用アドレスが読み出される。
【００３７】
上記係数セレクタ２２は、インストラクションに従い、上記バス３０介して供給された演算データ又は該係数メモリ２０から読み出された係数を選択して送出する。また、上記データセレクタ２３は、インストラクションに従い、上記バス３０介して供給されたメインデータＭＤ１、ＭＤ２又は上記データメモリ２１から読み出されたメインデータＭＤ１、ＭＤ２を選択して送出する。
【００３８】
上記演算手段９は、上記係数設定手段８の係数セレクタ２２から供給される係数とデータセレクタ２３から供給されるメインデータＭＤ１、ＭＤ２を乗算する乗算器２４と、該乗算器２４の出力信号を順次シフトしながら保持可能なシフター２５と、一方の入力端子に該シフター２５から出力信号が供給され、該出力信号と他の入力端子に供給される信号を加算する加算器２６と、該加算器２６の出力信号を記憶するアキュムレータ２７と、該アキュムレータ２７に記憶された信号か０を選択して加算器２６の他の入力端子に供給するセレクタ２８と、該アキュムレータ２７の出力信号を上記バス３０の語長に丸めて、該バス３０に供給するクリッパー２９とを有する。
【００３９】
上記演算手段９では、例えばサンプリング周波数ｆｓ毎の８ビット単位のメインデータＭＤ１、ＭＤ２を構成するオーディオ信号のインパルス信号がセレクタ２３から供給され、該各インパルス信号の係数ｂがセレクタ２２から供給され、乗算器２４でインパルス信号と係数ｂの乗算を１発目のインパルス信号からＮ発目に遅延したインパルス信号まで順次行い、該Ｎ＋１個の乗算結果を加算器２６で順次加算し、アキュムレータ２７で該加算結果を順次畳み込むことにより下記（１）式に示す、実周波数特性のインパルス応答Ｈ（Ｚ）を出力する。
【００４０】
このように演算手段９は、有限長インパルス応答（finite impulse response：以下、ＦＩＲと称する。）型の非巡回型デジタルフィルタとして機能し、オーディオ信号のＲｃｈとＬｃｈに所定の時間差を生じさせる演算を行うことにより、該オーディオ信号による音場の差臨場感を向上させること等が可能である。また、同手法により、周波数をコントロールすることも可能である。
【００４１】
【数１】
【００４２】
以上の構成によるデジタル信号処理装置１０は、信号処理手段５で発振器３の出力信号に基づくクロック信号に同期して信号処理を行う。このように信号処理手段５のクロック信号を内部の発振器３で生成することで、クロック信号を外部から供給する必要がないため、不要輻射の発生が抑制される。
【００４３】
また、発振器３の出力信号に基づくクロック信号の周波数は、デジタル情報信号のサンプリング周波数に応じて分周比設定手段で分周器の分周比を可変設定することで設定される。このため、デジタル情報信号のサンプリング周波数に応じて信号処理手段５を高速動作させながら該クロック信号の周波数を抑えて、不要輻射の発生を抑制する。
【図面の簡単な説明】
【００４４】
【図１】本発明に係るデジタル信号処理装置が設けられたＤＡＴの概略構成図である。
【図２】上記ＤＡＴの記録・再生モード及び再生専用モードの要部の規格を示す図である。
【図３】上記ＤＡＴの１トラックのデジタル情報信号のフォーマットの概略構成図を示し、同図（Ａ）はメインデータ領域の構成図であり、同図（Ｂ）、（Ｃ）はメインデータ領域の空き領域に設けられるサブデータ領域の構成図である。
【図４】上記ＤＡＴのメインデータの１ブロックのフォーマットの概略構成図を示し、同図（Ａ）は全体図であり、同図（Ｂ）はメインＩＤの構成図であり、同図（Ｃ）は各メインＩＤの機能を示す図である。
【図５】上記ＤＡＴのサブデータの１ブロックのフォーマットの概略構成図を示し、同図（Ａ）は全体図であり、同図（Ｂ）はサブＩＤの構成図である。
【図６】本発明に係るデジタル信号処理装置の要部の構成図である。
【符号の説明】
【００４５】
１ 位相比較器、２ 低域通過フィルタ、３ 発振器、４ 分周器、５ 信号処理手段、６ マイクロコンピュータ
【特許請求の範囲】
【請求項１】
デジタル情報信号の信号処理を行うデジタル信号処理装置において、
第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器と、
上記位相比較器の出力信号の高周波成分をカットする低域通過フィルタと、
上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器と、
指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に上記第２の入力信号として供給する分周器と、
上記分周器の分周比を設定する分周比設定手段と、
上記発振器の出力信号を動作クロックとして上記供給されたデジタル情報信号の信号処理を行う信号処理手段と、
上記信号処理手段にデジタル情報信号を供給すると共に上記位相比較器の第１の入力端子へサンプリングクロック信号を上記第１の入力信号として入力する記録再生手段と、
上記記録再生手段の記録再生動作におけるサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段と、
上記動作モード設定手段によって設定された動作モードに適した演算速度で上記信号処理手段が処理を行うように上記分周比設定手段によって設定される上記分周器の分周比を決定し上記分周比設定手段に設定すると共に、上記動作モードが記録動作であるときには上記記録再生手段のサンプリング周波数を上記記録再生手段に設定するコントローラと
を備えることを特徴とするデジタル信号処理装置。
【請求項２】
上記デジタル情報信号はオーディオ信号を含むことを特徴とする請求項１記載のデジタル信号処理装置。
【特許請求の範囲】
【請求項１】
デジタル情報信号の信号処理を行うデジタル信号処理装置において、
第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器と、
上記位相比較器の出力信号の高周波成分をカットする低域通過フィルタと、
上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器と、
指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に上記第２の入力信号として供給する分周器と、
上記分周器の分周比を設定する分周比設定手段と、
上記発振器の出力信号を動作クロックとして上記供給されたデジタル情報信号の信号処理を行う信号処理手段と、
上記信号処理手段にデジタル情報信号を供給すると共に上記位相比較器の第１の入力端子へサンプリングクロック信号を上記第１の入力信号として入力する記録再生手段と、
上記記録再生手段の記録再生動作における少なくともサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段と、
上記動作モード設定手段によって設定された動作モードに基づいて、上記サンプリング周波数における一のサンプリング周期内に所定量のサンプリングデータを処理するために必要な演算速度で上記信号処理手段の処理が行われるように、上記分周器の分周比を決定し上記分周比設定手段に設定するコントローラと
を備えることを特徴とするデジタル信号処理装置。
【請求項２】
上記デジタル情報信号はオーディオ信号を含むことを特徴とする請求項１記載のデジタル信号処理装置。
【請求項１】
デジタル情報信号の信号処理を行うデジタル信号処理装置において、
第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器と、
上記位相比較器の出力信号の高周波成分をカットする低域通過フィルタと、
上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器と、
指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に上記第２の入力信号として供給する分周器と、
上記分周器の分周比を設定する分周比設定手段と、
上記発振器の出力信号を動作クロックとして上記供給されたデジタル情報信号の信号処理を行う信号処理手段と、
上記信号処理手段にデジタル情報信号を供給すると共に上記位相比較器の第１の入力端子へサンプリングクロック信号を上記第１の入力信号として入力する記録再生手段と、
上記記録再生手段の記録再生動作におけるサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段と、
上記動作モード設定手段によって設定された動作モードに適した演算速度で上記信号処理手段が処理を行うように上記分周比設定手段によって設定される上記分周器の分周比を決定し上記分周比設定手段に設定すると共に、上記動作モードが記録動作であるときには上記記録再生手段のサンプリング周波数を上記記録再生手段に設定するコントローラと
を備えることを特徴とするデジタル信号処理装置。
【請求項２】
上記デジタル情報信号はオーディオ信号を含むことを特徴とする請求項１記載のデジタル信号処理装置。
【特許請求の範囲】
【請求項１】
デジタル情報信号の信号処理を行うデジタル信号処理装置において、
第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器と、
上記位相比較器の出力信号の高周波成分をカットする低域通過フィルタと、
上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器と、
指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に上記第２の入力信号として供給する分周器と、
上記分周器の分周比を設定する分周比設定手段と、
上記発振器の出力信号を動作クロックとして上記供給されたデジタル情報信号の信号処理を行う信号処理手段と、
上記信号処理手段にデジタル情報信号を供給すると共に上記位相比較器の第１の入力端子へサンプリングクロック信号を上記第１の入力信号として入力する記録再生手段と、
上記記録再生手段の記録再生動作における少なくともサンプリング周波数と上記記録再生手段が記録動作と再生動作の何れを行っているかの情報とを動作モードとして設定する動作モード設定手段と、
上記動作モード設定手段によって設定された動作モードに基づいて、上記サンプリング周波数における一のサンプリング周期内に所定量のサンプリングデータを処理するために必要な演算速度で上記信号処理手段の処理が行われるように、上記分周器の分周比を決定し上記分周比設定手段に設定するコントローラと
を備えることを特徴とするデジタル信号処理装置。
【請求項２】
上記デジタル情報信号はオーディオ信号を含むことを特徴とする請求項１記載のデジタル信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−２０２４７２（Ｐ２００６−２０２４７２Ａ）
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願番号】特願２００６−３５７９４（Ｐ２００６−３５７９４）
【出願日】平成１８年２月１３日（２００６．２．１３）
【分割の表示】特願平７−１０６７４５の分割
【原出願日】平成７年４月２８日（１９９５．４．２８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願日】平成１８年２月１３日（２００６．２．１３）
【分割の表示】特願平７−１０６７４５の分割
【原出願日】平成７年４月２８日（１９９５．４．２８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]