データ再生装置及び信号処理プログラム
【課題】乱れた波形の再生信号により生じた正常データ波形の再生不能な状態を回避し、良好なフィードバック制御によるタイミング調整、ゲイン調整、適応等化を実現する。
【解決手段】Ａ／Ｄ変換器１０４からのデジタル出力信号の有無を検出し、この検出結果に基づいて、タイミングループフィルタ１２２、ゲインループフィルタ１２８及び適応制御器１１８での積分処理により得られる積分値をクリアする制御を行うための制御信号を、タイミングループフィルタ１２２、ゲインループフィルタ１２８及び適応制御器１１８に出力する信号検出器１３０を、Ａ／Ｄ変換器１０４の後段に備えた構成とした。
【解決手段】Ａ／Ｄ変換器１０４からのデジタル出力信号の有無を検出し、この検出結果に基づいて、タイミングループフィルタ１２２、ゲインループフィルタ１２８及び適応制御器１１８での積分処理により得られる積分値をクリアする制御を行うための制御信号を、タイミングループフィルタ１２２、ゲインループフィルタ１２８及び適応制御器１１８に出力する信号検出器１３０を、Ａ／Ｄ変換器１０４の後段に備えた構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばテープやディスク等の記録媒体に光学的、磁気的または光磁気的に記録されたデジタルデータを再生するデータ再生装置及び信号処理プログラムに関する。
【背景技術】
【０００２】
従来から、磁気テープ等に記録されているデジタル画像信号やデジタル音声信号を再生する技術が知られている。この種の装置においては、再生された信号をイコライザにより等化処理することで、記録再生系における信号の劣化や磁気テープの種類による特性ばらつき、磁気ヘッドの特性ばらつき等を補償し、エラーを低減している。
【０００３】
従来のデータ再生装置は、図７に示すように、再生ヘッド１００、アナログフィルタ１０２、アナログ／デジタル（Ａ／Ｄ）変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、デジタルイコライザ１０７、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ(Numerically Controlled Oscillator)１２４、ゲインエラー検出器１２６、及びゲインループフィルタ１２８を含んで構成される。また、デジタルイコライザ１０７は、固定ＦＩＲフィルタ１０８、可変バンドパスフィルタ（可変ＢＰＦ）１１０、可変ハイパスフィルタ（可変ＨＰＦ）１１２、可変全域通過フィルタ（可変ＡＰＦ）１１４、可変ＦＩＲフィルタ１１６、及び適応制御器１１８を含んで構成される。
【０００４】
再生ヘッド１００は、磁気テープ等の記録媒体に記録されたデジタルデータを再生し、その再生アナログ信号をヘッドアンプ（図示せず）により増幅してアナログフィルタ１０２に出力する。アナログフィルタ１０２は、アンチエイリアスフィルタであり、再生ヘッド１００からのアナログ信号について、ｆｓ／２（ｆｓ：サンプリング周波数）以上の周波数成分をカットしてＡ／Ｄ変換器１０４に出力する。そして、Ａ／Ｄ変換器１０４は、アナログフィルタ１０２からのアナログ信号をデジタル信号に変換してゲインコントロール回路１０５に出力する。具体的には、Ａ／Ｄ変換器１０４は、ＰＬＬ（図示せず）からのクロックに応じてアナログ信号をサンプリングし、１サンプル複数ビットで量子化してデジタル化する。
【０００５】
ゲインコントロール回路１０５は、インターポレータ１０６に供給する入力デジタル信号の振幅を調整するものであり、後述の如く、デジタルイコライザ１０７（より詳しくは可変ＦＩＲフィルタ１１６）の出力をゲインエラー検出器１２６で監視し、ゲインループフィルタ１２８の出力をゲインコントロール回路１０５に戻すことで、インターポレータ１０６への入力デジタル信号のゲインをフィードバック調整する。
【０００６】
インターポレータ１０６は、ゲインコントロール回路１０５からのデジタル信号に対し、そのサンプル点データからサンプル間にあるシンボル点のデータを推定補間する。これは、Ａ／Ｄ変換器１０４では、ＰＬＬからのクロックに応じ、シンボルとは非同期のタイミングでサンプリング（非同期サンプリング）するため、インターポレータ１０６でシンボル点のデータを内挿補間する必要が生じるからである。インターポレータ１０６は、Ａ／Ｄ変換器１０４のサンプルデータに対して推定補間したデータをリサンプル処理する。このとき、一種のローパスフィルタ（ＬＰＦ）であるインターポレータ１０６は、ｆｂ／２（ｆｂ：ビットレート）以上の周波数成分をカットする。こうしてリサンプルされ且つｆｂ／２以上の周波数成分をカットされたデジタル信号は、等化処理を行うデジタルイコライザ１０７に供給される。
【０００７】
インターポレータ１０６は、基本的にはＦＩＲフィルタで構成される。インターポレータ１０６は、互いに直列接続された複数のラッチ素子、複数の乗算器、及び加算器を含んで構成される。各ラッチ素子は、デジタル信号をサンプル期間だけ保持して出力する。各乗算器は、入力デジタル信号に対して所定の係数を乗じて加算器に出力する。加算器は、各乗算器の出力を加算し、後段のデジタルイコライザに出力する。各乗算器の係数は、予めセットとして設定されている。また、係数のセットは予め複数セット用意され、これらのセットのいずれかが選択される。すなわち、内挿補間すべき位置に応じて複数セットの中のいずれかのセットが選択的に用いられる。シンボル点のデータを内挿補間すべき位置、すなわち内挿補間のタイミングは、後述のようにタイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループにより調整される。
【０００８】
デジタルイコライザ１０７は、固定ＦＩＲフィルタ１０８、可変ＢＰＦ１１０、可変ＨＰＦ１１２、可変ＡＰＦ１１４、可変ＦＩＲフィルタ１１６、及び適応制御器１１８を含んで構成され、デジタル信号を所望の目標特性に一致させるためにデジタル信号の振幅及び群遅延を制御するもので、デジタル信号に対して等化処理を行う。
【０００９】
固定ＦＩＲフィルタ１０８は、インターポレータ１０６からのデジタル信号に対し、高域成分をブーストして高域成分の劣化を補償する。すなわち、再生ヘッド１００、アナログフィルタ１０２及びインターポレータ１０６により原信号の高域成分が劣化しているため、この高域成分を所定量（固定値）だけブーストする。可変ＢＰＦ１１０は、所定の周波数成分のみを通過させるフィルタであって、かつ、その周波数成分を適宜可変調整できるフィルタである。可変ＨＰＦ１１２は、高域成分のみを通過させるフィルタであって、かつ、その透過率を適宜可変調整できるフィルタである。そして、可変ＢＰＦ１１０、可変ＨＰＦ１１２では、固定ＦＩＲフィルタ１０８からのデジタル信号の振幅を調整する。一方、可変ＡＰＦ１１４でデジタル信号の群遅延量を制御する。上記の可変ＢＰＦ１１０、可変ＨＰＦ１１２、及び可変ＡＰＦ１１４は、例えば複数のラッチ素子及び乗算器で構成した場合の乗算器の係数（タップ係数）を可変とするものであり、各フィルタのタップ係数は外部からの調整信号により可変調整され、これにより各フィルタのフィルタ特性が調整される。そして、上記各フィルタにより高域成分の劣化が補償され且つ振幅及び群遅延が補償されたデジタル信号は、可変ＦＩＲフィルタ１１６に供給される。
【００１０】
可変ＦＩＲフィルタ１１６は、入力デジタル信号の特性を目標特性に一致させるためのＦＩＲフィルタであり、乗算器の係数を可変とするフィルタである。乗算器の可変係数は、適応制御器１１８からの調整信号により調整設定される。適応制御器１１８は、目標特性（仮に定めた目標特性である）と入力デジタル信号の特性との差分を演算し、この差分に応じて所定のアルゴリズムに従い可変ＦＩＲフィルタ１１６の可変係数を増減調整する。こうして、可変ＦＩＲフィルタ１１６においてデジタル信号が最終的に等化処理される。
【００１１】
尚、可変ＦＩＲフィルタ１１６の出力は、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループ、及びゲインエラー検出器１２６、ゲインループフィルタ１２８、ゲインコントロール回路１０５からなるフィードバックループにも供給され、これらフィードバックループによるフィードバック制御により、インターポレータ１０６にて内挿補間すべき位置、すなわち内挿補間のタイミング、及びゲインコントロール回路１０５での信号波形の振幅調整値が決められる。
【００１２】
タイミングエラー検出器１２０は可変ＦＩＲフィルタ１１６の出力データからタイミングエラーを検出する。タイミングループフィルタ１２２は、ローパスフィルタ、積分器、及び微分器を含んで構成されており、タイミングエラー検出器１２０で検出したタイミングエラーからローパスフィルタによりノイズ成分を取り除き、積分器での積分処理及び微分器での微分処理等を行う。ＮＣＯ１２４は、タイミングループフィルタ１２２で処理されたタイミングエラーに応じた制御信号を生成してインターポレータ１０６に供給し、インターポレータ１０６における内挿補間タイミングを調整する。こうしてインターポレータ１０６は、ＮＣＯ１２４からの制御信号に基づいて、上述のように乗算器の係数の複数セットの中から制御信号に応じたセットを用いて内挿補間することで、内挿タイミングが最適化（タイミングの同期確立）される。
【００１３】
ゲインエラー検出器１２６は、デジタルイコライザ１０７（より詳しくは可変ＦＩＲフィルタ１１６）の出力データからゲインエラーを検出する。ゲインループフィルタ１２８は、ローパスフィルタ及び積分器を含んで構成されており、ゲインエラー検出器１２６で検出したゲインエラーからローパスフィルタによりノイズ成分を取り除き、積分器での積分処理等を行う。そして、ゲインコントロール回路１０５は、ゲインループフィルタ１２８の出力により、インターポレータ１０６への入力デジタル信号のゲインをフィードバック調整する。
【００１４】
【特許文献１】特開２００１−２０９９０２号公報
【特許文献２】特開２００２−２１６４２２号公報
【特許文献３】特開２００３−７００７号公報
【特許文献４】特開平１１−２１３５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記構成を有するデータ再生装置では、インターポレータ１０６における内挿補間のタイミング及びゲインコントロールは、等化手段（デジタルイコライザ）１０７の出力に基づくフィードバック制御により最適化される。また、適応等化制御も一種のフィードバック制御である。ここで、再生ヘッド１００で乱れた波形の信号が再生されると、このような再生アナログ信号が、アナログフィルタ１０２、Ａ／Ｄ変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、及びデジタルイコライザ１０７で順次処理されても、ゲインコントロール回路１０５による振幅調整、タイミング同期ループによるタイミング同期、デジタルイコライザ１０７による波形等化が良好に実現されない。このような場合、タイミングエラー検出器１２０で誤ったタイミングエラー値が検出され、タイミングループフィルタ１２２の積分器に蓄積されていく。その結果、ＮＣＯ１２４には、蓄積されたタイミングエラーに応じた制御信号が入力され続け、誤った制御信号をインターポレータ１０６に供給するため、正常なタイミング同期制御が行われない。同様に、振幅調整、波形等化についても積分処理で誤った制御値が蓄積され続け、正常なデータ波形再生が行われない。そして、一旦このような状態になると、その後正常な再生状態に戻った場合にも各積分処理において誤った制御を行い続けるため、正常なフィードバック制御ができず、正常なデータ波形再生に復帰できなくなる、といった問題が生じる。このような問題は、例えば、磁気テープの速度が不安定、あるいは記録状態が悪い等の理由から、記録媒体の再生開始時に起こることが多い。
【００１６】
本発明の目的は、乱れた波形再生信号に起因した正常データ波形再生不能の状態を回避し、良好なフィードバック制御を実現するデータ再生装置及び信号処理プログラムを提供することにある。
【課題を解決するための手段】
【００１７】
本発明のデータ再生装置は、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、を有し、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたものである。
【００１８】
また、本発明のデータ再生装置は、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、を有し、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたものである。
【００１９】
ここで、上記構成のデータ再生装置において、前記デジタル信号検出手段は、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。また、前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力するようにすると良い。さらに、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。
【００２０】
本発明の信号処理プログラムは、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、を含むデータ再生装置に用いる信号処理プログラムであって、前記処理装置に、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、を実行させるものである。
【００２１】
また、本発明の信号処理プログラムは、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、を含むデータ再生装置に用いる信号処理プログラムであって、前記処理装置に、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、を実行させるものである。
【００２２】
ここで、上記構成の信号処理プログラムにおいて、前記制御ステップでは、前記デジタル信号検出ステップにより前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。また、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力するようにすると良い。さらに、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。
【発明の効果】
【００２３】
本発明によれば、例えば記録媒体の再生開始時などに乱れた波形の信号が再生され、この再生信号について、アナログフィルタ、Ａ／Ｄ変換器、ゲインコントロール回路、インターポレータ、及びデジタルイコライザで順次処理され、デジタルイコライザにより良好な波形等化が実現されない場合でも、信号検出器による制御によって、タイミングループフィルタ内の積分器の積分値、ゲインループフィルタ内の積分器の積分値、及び適応制御器のフィルタ係数値がクリアされた状態を維持するため、乱れた波形の再生信号に起因した誤った制御値が蓄積されることがない。従って、乱れた波形の再生信号に起因した正常データ波形再生不能の状態になることを回避し、良好なフィードバック制御を実現でき、これにより、フィードバック制御による良好なタイミング調整、振幅調整、波形等化等を行うことができる。
【発明を実施するための最良の形態】
【００２４】
本発明について以下詳細に説明する。本発明の一実施形態に係るデータ再生装置は、図１に示すように、再生ヘッド１００、アナログフィルタ１０２、アナログ／デジタル（Ａ／Ｄ）変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、デジタルイコライザ１０７、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ(Numerically Controlled Oscillator)１２４、ゲインエラー検出器１２６、ゲインループフィルタ１２８、及び信号検出器１３０を含んで構成される。また、デジタルイコライザ１０７は、固定ＦＩＲフィルタ１０８、可変バンドパスフィルタ（可変ＢＰＦ）１１０、可変ハイパスフィルタ（可変ＨＰＦ）１１２、可変全域通過フィルタ（可変ＡＰＦ）１１４、可変ＦＩＲフィルタ１１６、及び適応制御器１１８を含んで構成される。すなわち、本実施形態では、従来のデータ再生装置におけるＡ／Ｄ変換器１０４の後段に、新たに信号検出器１３０を設けたものである。
【００２５】
従来と同様、再生ヘッド１００は、記録媒体に記録されたデジタルデータを再生し、その再生アナログ信号をヘッドアンプ（図示せず）により増幅して、アンチエイリアスフィルタであるアナログフィルタ１０２に出力する。アナログフィルタ１０２は、再生ヘッド１００からのアナログ信号について、ｆｓ／２（ｆｓ：サンプリング周波数）以上の周波数成分をカットしてアナログ／デジタル（Ａ／Ｄ）変換器１０４に出力し、Ａ／Ｄ変換器１４は、アナログフィルタ１０２からのアナログ信号をデジタル信号に変換して、信号検出器１３０とゲインコントロール回路１０５に出力する。
【００２６】
信号検出器１３０は、詳しくは後述するが、Ａ／Ｄ変換器１０４からのデジタル信号の出力の有無を検出するものであり、この検出結果に基づいて、タイミングループフィルタ１２２内の積分器の積分値、ゲインループフィルタ１２８内の積分器の積分値、及び適応制御器１１８のフィルタ係数値を制御するための制御信号を生成し、各積分器や適応制御器１１８に出力する。そして、信号検出器１３０から制御信号が入力されると、各積分器や適応制御器１１８ではこの制御信号に応じて積分値やフィルタ係数値が制御されることとなる。
【００２７】
ゲインコントロール回路１０５は、インターポレータ１０６に供給する入力デジタル信号の振幅を調整するものであり、後述の如く、デジタルイコライザ１０７（より詳しくは可変ＦＩＲフィルタ１１６）の出力をゲインエラー検出器１２６で監視し、ゲインループフィルタ１２８の出力をゲインコントロール回路１０５に戻すことで、インターポレータ１０６への入力デジタル信号のゲイン（振幅）をフィードバック調整する。
【００２８】
インターポレータ１０６は、ゲインコントロール回路１０５からのデジタル信号に対し、そのサンプル点データからサンプル間にあるシンボル点のデータを推定補間する。これは、Ａ／Ｄ変換器１０４では、ＰＬＬからのクロックに応じ、シンボルとは非同期のタイミングでサンプリング（非同期サンプリング）するため、インターポレータ１０６でシンボル点のデータを内挿補間する必要が生じるからである。インターポレータ１０６は、Ａ／Ｄ変換器１０４のサンプルデータに対して推定補間したデータをリサンプル処理する。このとき、一種のローパスフィルタ（ＬＰＦ）であるインターポレータ１０６は、ｆｂ／２（ｆｂ：ビットレート）以上の周波数成分をカットする。こうしてリサンプルされ且つｆｂ／２以上の周波数成分をカットされたデジタル信号は、等化処理を行うデジタルイコライザ１０７に供給される。
【００２９】
インターポレータ１０６は、基本的にはＦＩＲフィルタで構成され、例えば図２のように、互いに直列接続された複数のラッチ素子１０６ａ、複数の乗算器１０６ｂ、及び加算器１０６ｃを含んで構成される。各ラッチ素子１０６ａは、デジタル信号をサンプル期間だけ保持して出力する。各乗算器１０６ｂは、入力デジタル信号に対して所定の係数を乗じて加算器１０６ｃに出力する。加算器１０６ｃは、各乗算器１０６ｂの出力を加算し、後段のデジタルイコライザ１０７に出力する。各乗算器１０６ｂの係数は、予めセットとして設定されている。また、係数のセットは予め複数セット用意され、これらのセットのいずれかが選択される。すなわち、内挿補間すべき位置に応じて複数セットの中のいずれかのセットが選択的に用いられる。シンボル点のデータを内挿補間すべき位置、すなわち内挿補間のタイミングは、後述のようにタイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループにより調整される。
【００３０】
デジタルイコライザ１０７において、固定ＦＩＲフィルタ１０８は、デジタル信号に対し、高域成分をブーストして高域成分の劣化を補償する。続けて、固定ＦＩＲフィルタ１０８からのデジタル信号について、可変ＢＰＦ１１０、可変ＨＰＦ１１２でデジタル信号の振幅特性を調整し、可変ＡＰＦ１１４でデジタル信号の群遅延量を制御して、可変ＦＩＲフィルタ１１６に出力する。この可変ＢＰＦ１１０、可変ＨＰＦ１１２、及び可変ＡＰＦ１１４も、従来と同様、例えば複数のラッチ素子及び乗算器で構成した場合の乗算器の係数（タップ係数）を可変とするものであり、各フィルタのタップ係数は外部からの調整信号により可変調整され、これにより各フィルタのフィルタ特性が調整される。
【００３１】
可変ＦＩＲフィルタ１１６は、入力デジタル信号の特性を目標特性に一致させるためのＦＩＲフィルタであり、乗算器の係数を可変とするフィルタである。乗算器の可変係数は、適応制御器２８からの調整信号により調整設定される。適応制御器１１８は、目標特性（仮に定めた目標特性）と入力デジタル信号の特性との差分を演算し、この差分に応じて所定のアルゴリズムに従い可変ＦＩＲフィルタ１１６の可変係数を増減調整する。こうして、可変ＦＩＲフィルタ１１６においてデジタル信号が最終的に等化処理される。
【００３２】
図３には、可変ＦＩＲフィルタ１１６及び適応制御器１１８の構成が示されている。可変ＦＩＲフィルタ１１６は、直列接続された複数（図では４個）のラッチ素子１１６ａ、並列接続された複数（図では４個）の可変乗算器１１６ｂ、加算器１１６ｃを含んで構成される。また、適応制御器１１８は、判定器１１８ａ、減算器１１８ｂ、及び適応アルゴリズム処理器１１８ｃを含んで構成される。可変ＦＩＲフィルタ１１６の乗算器１１６ｂは、それぞれ調整された係数を入力デジタル信号に乗算し、その結果を加算器１１６ｃに出力する。加算器１１６ｃは、加算結果を出力すると共に、適応制御器１１８の判定器１１８ａと減算器１１８ｂに出力する。乗算器１１６ｂの各係数は、当初は外部からの調整信号によりある値に設定されるが、適応アルゴリズム処理器１１８ｃからの調整信号により適当な値に増減調整される。
【００３３】
判定器１１８ａは、加算器１１６ｃの出力をしきい値と比較し、加算器１１６ｃからの出力デジタル値が所定のデジタル値のいずれであるかを判定する（所定のデジタル値が０、−１、＋１である場合、加算器１１６ｃからのデジタル値をしきい値と比較してこれらの値のいずれであるかを判定する）。例えば、加算器１１６ｃからの出力デジタル値が０．８であった場合、判定器１１８ａはこれを＋１と判定して減算器１１８ｂに出力する。
【００３４】
減算器１１８ｂは、加算器１１６ｃからの出力と、判定器１１８ａからの判定結果を減算し、その差分を算出する。この差分あるいは相違が、入力デジタル信号の特性と目標特性との相違である。減算器１１８ｂは、差分を適応アルゴリズム処理器１１８ｃに出力する。
【００３５】
適応アルゴリズム処理器１１８ｃは、例えばＬＭＳ（Least Mean Square）アルゴリズム、すなわち、差分（誤差信号）の２乗を最小にするように可変ＦＩＲフィルタ１１６の各乗算器１１６ｂの係数を時々刻々変化させる。適応アルゴリズム処理器１１８ｃでは、具体的には、可変ＦＩＲフィルタ１１６のラッチ素子１１６ａからの入力（タップ値）及び減算器１１８ｂからの入力を用いてフィルタ係数の増減値を算出する算出処理と、可変乗算器１１６ｂからの現時点での係数値に、算出処理により算出された増減値を加える積分処理と、が行われている。そして、積分処理により得られたフィルタ係数値を可変ＦＩＲフィルタ１１６の可変乗算器１１６ｂにフィードバックして、可変ＦＩＲフィルタ１１６の各乗算器１１６ｂの係数を時々刻々変化させている。ここで、適応アルゴリズム処理器１１８ｃは回路で構成されるが、ＤＳＰをプログラミングしてソフト的に処理してもよい。以上のようにして、入力デジタル信号を目標特性に高速に等化収束させることができる。
【００３６】
ここで、本実施形態に係るデータ再生装置においては、可変ＦＩＲフィルタ１１６の出力が、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループ、及びゲインエラー検出器１２６、ゲインループフィルタ１２８、ゲインコントロール回路１０５からなるフィードバックループにも供給される。そして、各フィードバックループによるフィードバック制御により、インターポレータ１０６にて内挿補間すべき位置、すなわち内挿補間のタイミング、及びゲインコントロール回路１０５での信号波形の振幅調整値が決められる。
【００３７】
タイミングエラー検出器１２０は可変ＦＩＲフィルタ１１６の出力データからタイミングエラーを検出し、タイミングループフィルタ１２２は検出したタイミングエラーからノイズ成分を取り除き、積分処理及び微分処理等を行う。
【００３８】
図４には、タイミングループフィルタ１２２の構成が示されている。タイミングループフィルタ１２２は、ローパスフィルタ１２２ａと乗算器１２２ｄが直列接続され、この乗算器１２２ｄに、加算器１２２ｇ、積分器１２２ｂ及び乗算器１２２ｅと、微分器１２２ｃ及び乗算器１２２ｆと、が並列接続された構成となっている。タイミングエラー検出器１２０からの出力はローパスフィルタ１２２ａに供給され、ローパスフィルタ１２２ａでノイズ成分の除去が行われる。ローパスフィルタ１２２ａからの出力は、乗算器１２２ｄ、積分器１２２ｂ、及び微分器１２２ｃに供給される。乗算器１２２ｄに入力されたデジタル信号は、予め設定された係数が乗算され、加算器１２２ｈに出力される。微分器１２２ｃに入力されたデジタル信号は、微分処理が行われた後、乗算器１２２ｆにて予め設定された係数が乗算され、加算器１２２ｈに出力される。加算器１２２ｇに入力されたデジタル信号は、積分器１２２ｂ内の遅延器１２２ｉからフィードバックされた信号と加算して、遅延器１２２ｉに入力され、積分処理が行われる。こうして積分処理が行われた後、乗算器１２２ｅにて予め設定された係数が乗算され、加算器１２２ｈに出力される。そして加算器１２２ｈは、各乗算器からの信号を加算して、次段のＮＣＯ１２４に出力する。
【００３９】
ＮＣＯ１２４は、タイミングループフィルタ１２２で処理されたタイミングエラーに応じた制御信号を生成してインターポレータ１０６に供給し、インターポレータ１０６における内挿補間タイミングを調整する。こうしてインターポレータ１０６は、ＮＣＯ１２４からの制御信号に基づいて、上述のように乗算器の係数の複数セットの中から制御信号に応じたセットを用いて内挿補間することで、内挿タイミングが最適化（タイミングの同期確立）される。
【００４０】
一方、ゲインエラー検出器１２６は可変ＦＩＲフィルタ１１６の出力データからゲインエラーを検出し、ゲインループフィルタ１２８は、検出したゲインエラーからノイズ成分を取り除き、積分処理等を行う。
【００４１】
図５には、ゲインループフィルタ１２８の構成が示されている。ゲインループフィルタ１２８は、ローパスフィルタ１２８ａ、積分器１２８ｂ、及び乗算器１２８ｃが直列接続された構成を含んでいる。ゲインエラー検出器１２６からの出力はローパスフィルタ１２８ａに供給され、ノイズ成分の除去が行われる。ローパスフィルタ１２８ａからの出力は、積分器１２８ｂに供給される。積分器１２８ｂ内の加算器１２８ｄに入力されたデジタル信号は、積分器１２８ｂ内の遅延器１２８ｅからフィードバックされた信号と加算して、遅延器１２８ｅに入力され、積分処理が行われる。こうして積分処理が行われた後、乗算器１２８ｃにて予め設定された係数が乗算され、出力される。そして、ゲインループフィルタ１２８からの出力に基づいて、ゲインコントロール回路１０５は、インターポレータ１０６への入力デジタル信号の振幅調整を行うこととなる。
【００４２】
以上のようにして、インターポレータ１０６における内挿補間タイミングの調整、ゲインコントロール回路１０５によるゲイン調整、適応制御による波形等化をフィードバック制御しているが、これと同時に、Ａ／Ｄ変換器１０４の後段の信号検出器１３０によって、タイミングループフィルタ１２２における積分器１２２ｂ及びゲインループフィルタ１２８における積分器１２８ｂの積分値、適応制御器１１８のフィルタ係数値の制御を行い、良好なフィードバック制御を実現させている。本発明では、磁気テープの速度が不安定、あるいは記録状態が悪い等の理由から記録媒体の再生開始時に生じる乱れた波形の再生信号（図６の信号Ｂの先頭、Ｂ１部分に相当）は、再生開始時、つまり通常再生時のデジタル信号（図６の信号Ｂの後方、Ｂ２部分に相当）の前に発生する（例えば数μｓ）という点を鑑み、信号検出器１３０を以下のように動作させている。
【００４３】
信号検出器１３０は、Ａ／Ｄ変換器１０４からのデジタル信号の出力の有無を検出し、その検出結果に基づいて、タイミングループフィルタ１２２における積分器１２２ｂ及びゲインループフィルタ１２８における積分器１２８ｂの積分値、適応制御器１１８のフィルタ係数値を制御するための制御信号を生成し、タイミングループフィルタ１２２の積分器１２２ｂ、ゲインループフィルタ１２８の積分器１２８ｂ、及び適応制御器１１８（より詳しくは適応アルゴリズム処理器１１８ｃ）に出力する。具体的には図６に示すように、Ａ／Ｄ変換器１０４からデジタル信号が出力されていない間は、各積分器１２２ｂ，１２８ｂの積分値及び適応アルゴリズム処理器１１８ｃの積分処理により得られる積分値（フィルタ係数値）をクリアする制御信号を生成し、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８に出力する。そして、この制御信号が入力されると、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値がクリアされ、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８は初期状態となる。こうして、Ａ／Ｄ変換器１０４からデジタル信号が出力されていない間は、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８は積分値がクリアされた状態を維持する。
【００４４】
一方、Ａ／Ｄ変換器１０４からデジタル信号が出力された場合において、信号検出器１３０は、デジタル信号の出力が検出され続ける時間をカウントし、所定時間（例えば数μｓ。以下、クリア解除時間という）以上のデジタル信号の出力が検出されると、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値のクリア制御を解除する制御信号を生成し、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８に出力する。そして、この制御信号が入力されると、積分器１２２ｂは、タイミングエラー検出器１２０で検出したタイミングエラーについて、また積分器１２８ｂはゲインエラー検出器１２６で検出したゲインエラーについて、各々通常の積分処理を行い、適応制御器１１８の適応アルゴリズム処理器１１８ｃにおける積分処理、すなわちフィルタ係数更新も通常動作を行う。そして、Ａ／Ｄ変換器１０４からのデジタル信号の出力が検出されなくなると、検出されなくなった状態の時間をカウントし、所定時間（以下、クリア再開時間という）が経過してもなおデジタル信号の出力が検出されない場合には、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御信号を生成し、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８に出力する。そして、この制御信号が入力されると、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値がクリアされ、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８は初期状態（クリア状態）に戻る。このとき、Ａ／Ｄ変換器１０４からデジタル信号が出力されても、信号検出器１３０において所定のクリア解除時間以上のデジタル信号の出力が検出されなかった場合、例えば図６の信号Ａのようなノイズが検出された場合等には、上記の積分値クリア解除の制御信号も生成されず、積分器１２２ｂの積分値をクリアする制御信号が積分器１２２ｂに出力され続ける。
【００４５】
ここで、上記のクリア解除時間及びクリア再開時間は、信号検出器１３０に予め設定される時間値である。そして、クリア解除時間は、乱れた波形の再生信号（図６の信号Ｂの先頭、Ｂ１部分に相当）の出力時間以上の値に設定されていれば良い。また、図６のように通常再生時のデジタル再生信号（図６の信号Ｂの後方、Ｂ２部分に相当）のなかに出力されない部分（例えば、数μｓ）が含まれているような場合にも、この出力されない部分の検出によって各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御信号が出力されないようにする必要がある。そこで、クリア再開時間は、そのような動作が生じない程度の時間値（例えば、数十μｓ）に設定されていれば良い。
【００４６】
以上のように信号検出器１３０が動作することにより、再生開始時などに生じる乱れた波形の再生信号について、アナログフィルタ１０２、Ａ／Ｄ変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、及びデジタルイコライザ１０７で順次処理され、デジタルイコライザ１０７により良好な波形等化が実現されない場合でも、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値がクリアされた状態が維持されるため、乱れた波形の再生信号に起因した誤った制御値が蓄積されることがない。
こうして、乱れた波形の再生信号に起因した異常事態に陥り、正常データ波形の再生不能な状態になることを回避できるため、タイミング調整、ゲイン調整、及び適応等化に関して良好なフィードバック制御ができなくなるといった問題を解消できる。
【００４７】
尚、本実施形態のデータ再生装置は、ＤＶＣ（デジタルビデオカメラ）やＨＤＤ（ハードディスクドライブ）、ＣＤドライブやＤＶＤドライブの再生装置に組み込むことができ、ＰＲ４等のデジタルデータを再生ヘッドでアナログ信号として再生し、このアナログ再生信号をデジタル化して再生処理する任意のデバイスに適用することができる。
【００４８】
また、本実施形態では、ゲインコントロール回路１０５がＡ／Ｄ変換器１０４とインターポレータ１０６との間に配置され、ゲインフィードバックループが構成されているが、ゲインコントロール回路１０５は必ずしもＡ／Ｄ変換器１０４とインターポレータ１０６との間に配置されなければならない訳ではない。例えば、デジタルイコライザ１０７内の可変ＡＰＦ１１４と可変ＦＩＲフィルタ１１６との間にゲインコントロール回路１０５を配置し、可変ＡＰＦ１１４からの出力信号のゲイン調整を行って可変ＦＩＲフィルタ１１６に出力するようにしても良い。この場合には、ゲインエラー検出器１２６、ゲインループフィルタ１２８と、このゲインコントロール回路１０５とによりゲインフィードバックループを構成することとなる。
【００４９】
また、本実施形態のタイミングループフィルタ１２２による各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の制御は、これと同様の制御を行うプラグラムを作成し、このプログラムに基づいて各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の制御を実行させるようにしても良い。具体的には、Ａ／Ｄ変換器１０４からのデジタル出力信号を検出するステップと、デジタル出力信号が検出されない間は、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御を行うステップと、を、ＤＳＰ(Digital Signal Processor)等の処理装置にソフト的に処理させるようにすれば良い。
【００５０】
また、Ａ／Ｄ変換器１０４からのデジタル出力信号を検出するステップと、デジタル出力信号が検出され続ける時間と予め設定されたクリア解除時間とを比較するステップと、上記の検出継続時間がクリア解除時間よりも長い場合には、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御を解除するステップと、をＤＳＰ(Digital Signal Processor)等の処理装置にソフト的に処理させるようにすれば良い。さらに、Ａ／Ｄ変換器１０４からのデジタル出力信号が検出されなくなり、予め設定されたクリア再開時間が経過してもなおデジタル信号の出力が検出されない場合には、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御を行うステップをＤＳＰ(Digital Signal Processor)等の処理装置にソフト的に処理させるようにすれば良い。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係るデータ再生装置の構成図である。
【図２】図１におけるインターポレータの構成図である。
【図３】図１における可変ＦＩＲフィルタ及び適応制御器の構成図である。
【図４】図１におけるタイミングループフィルタの構成図である。
【図５】図１におけるゲインループフィルタの構成図である。
【図６】図１の信号検出器による制御信号の出力について説明するための図である。
【図７】従来のデータ再生装置の構成図である。
【符号の説明】
【００５２】
１００ 再生ヘッド、１０２ アナログフィルタ、１０４ Ａ／Ｄ変換器、１０５ ゲインコントロール回路、１０６ インターポレータ、１０８ 固定ＦＩＲフィルタ、１１０ 可変ＢＰＦ、１１２ 可変ＨＰＦ、１１４ 可変ＡＰＦ、１１６ 可変ＦＩＲフィルタ、１１８ 適応制御器、１２０ タイミングエラー検出器、１２２ タイミングループフィルタ、１２２ａ ローパスフィルタ、１２２ｂ 積分器、１２２ｃ 微分器、１２２ｄ〜１２２ｆ 乗算器、１２２ｇ，１２２ｈ 加算器、１２４ ＮＣＯ、１２６ ゲインエラー検出器、１２８ ゲインループフィルタ、１３０ 信号検出器。
【技術分野】
【０００１】
本発明は、例えばテープやディスク等の記録媒体に光学的、磁気的または光磁気的に記録されたデジタルデータを再生するデータ再生装置及び信号処理プログラムに関する。
【背景技術】
【０００２】
従来から、磁気テープ等に記録されているデジタル画像信号やデジタル音声信号を再生する技術が知られている。この種の装置においては、再生された信号をイコライザにより等化処理することで、記録再生系における信号の劣化や磁気テープの種類による特性ばらつき、磁気ヘッドの特性ばらつき等を補償し、エラーを低減している。
【０００３】
従来のデータ再生装置は、図７に示すように、再生ヘッド１００、アナログフィルタ１０２、アナログ／デジタル（Ａ／Ｄ）変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、デジタルイコライザ１０７、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ(Numerically Controlled Oscillator)１２４、ゲインエラー検出器１２６、及びゲインループフィルタ１２８を含んで構成される。また、デジタルイコライザ１０７は、固定ＦＩＲフィルタ１０８、可変バンドパスフィルタ（可変ＢＰＦ）１１０、可変ハイパスフィルタ（可変ＨＰＦ）１１２、可変全域通過フィルタ（可変ＡＰＦ）１１４、可変ＦＩＲフィルタ１１６、及び適応制御器１１８を含んで構成される。
【０００４】
再生ヘッド１００は、磁気テープ等の記録媒体に記録されたデジタルデータを再生し、その再生アナログ信号をヘッドアンプ（図示せず）により増幅してアナログフィルタ１０２に出力する。アナログフィルタ１０２は、アンチエイリアスフィルタであり、再生ヘッド１００からのアナログ信号について、ｆｓ／２（ｆｓ：サンプリング周波数）以上の周波数成分をカットしてＡ／Ｄ変換器１０４に出力する。そして、Ａ／Ｄ変換器１０４は、アナログフィルタ１０２からのアナログ信号をデジタル信号に変換してゲインコントロール回路１０５に出力する。具体的には、Ａ／Ｄ変換器１０４は、ＰＬＬ（図示せず）からのクロックに応じてアナログ信号をサンプリングし、１サンプル複数ビットで量子化してデジタル化する。
【０００５】
ゲインコントロール回路１０５は、インターポレータ１０６に供給する入力デジタル信号の振幅を調整するものであり、後述の如く、デジタルイコライザ１０７（より詳しくは可変ＦＩＲフィルタ１１６）の出力をゲインエラー検出器１２６で監視し、ゲインループフィルタ１２８の出力をゲインコントロール回路１０５に戻すことで、インターポレータ１０６への入力デジタル信号のゲインをフィードバック調整する。
【０００６】
インターポレータ１０６は、ゲインコントロール回路１０５からのデジタル信号に対し、そのサンプル点データからサンプル間にあるシンボル点のデータを推定補間する。これは、Ａ／Ｄ変換器１０４では、ＰＬＬからのクロックに応じ、シンボルとは非同期のタイミングでサンプリング（非同期サンプリング）するため、インターポレータ１０６でシンボル点のデータを内挿補間する必要が生じるからである。インターポレータ１０６は、Ａ／Ｄ変換器１０４のサンプルデータに対して推定補間したデータをリサンプル処理する。このとき、一種のローパスフィルタ（ＬＰＦ）であるインターポレータ１０６は、ｆｂ／２（ｆｂ：ビットレート）以上の周波数成分をカットする。こうしてリサンプルされ且つｆｂ／２以上の周波数成分をカットされたデジタル信号は、等化処理を行うデジタルイコライザ１０７に供給される。
【０００７】
インターポレータ１０６は、基本的にはＦＩＲフィルタで構成される。インターポレータ１０６は、互いに直列接続された複数のラッチ素子、複数の乗算器、及び加算器を含んで構成される。各ラッチ素子は、デジタル信号をサンプル期間だけ保持して出力する。各乗算器は、入力デジタル信号に対して所定の係数を乗じて加算器に出力する。加算器は、各乗算器の出力を加算し、後段のデジタルイコライザに出力する。各乗算器の係数は、予めセットとして設定されている。また、係数のセットは予め複数セット用意され、これらのセットのいずれかが選択される。すなわち、内挿補間すべき位置に応じて複数セットの中のいずれかのセットが選択的に用いられる。シンボル点のデータを内挿補間すべき位置、すなわち内挿補間のタイミングは、後述のようにタイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループにより調整される。
【０００８】
デジタルイコライザ１０７は、固定ＦＩＲフィルタ１０８、可変ＢＰＦ１１０、可変ＨＰＦ１１２、可変ＡＰＦ１１４、可変ＦＩＲフィルタ１１６、及び適応制御器１１８を含んで構成され、デジタル信号を所望の目標特性に一致させるためにデジタル信号の振幅及び群遅延を制御するもので、デジタル信号に対して等化処理を行う。
【０００９】
固定ＦＩＲフィルタ１０８は、インターポレータ１０６からのデジタル信号に対し、高域成分をブーストして高域成分の劣化を補償する。すなわち、再生ヘッド１００、アナログフィルタ１０２及びインターポレータ１０６により原信号の高域成分が劣化しているため、この高域成分を所定量（固定値）だけブーストする。可変ＢＰＦ１１０は、所定の周波数成分のみを通過させるフィルタであって、かつ、その周波数成分を適宜可変調整できるフィルタである。可変ＨＰＦ１１２は、高域成分のみを通過させるフィルタであって、かつ、その透過率を適宜可変調整できるフィルタである。そして、可変ＢＰＦ１１０、可変ＨＰＦ１１２では、固定ＦＩＲフィルタ１０８からのデジタル信号の振幅を調整する。一方、可変ＡＰＦ１１４でデジタル信号の群遅延量を制御する。上記の可変ＢＰＦ１１０、可変ＨＰＦ１１２、及び可変ＡＰＦ１１４は、例えば複数のラッチ素子及び乗算器で構成した場合の乗算器の係数（タップ係数）を可変とするものであり、各フィルタのタップ係数は外部からの調整信号により可変調整され、これにより各フィルタのフィルタ特性が調整される。そして、上記各フィルタにより高域成分の劣化が補償され且つ振幅及び群遅延が補償されたデジタル信号は、可変ＦＩＲフィルタ１１６に供給される。
【００１０】
可変ＦＩＲフィルタ１１６は、入力デジタル信号の特性を目標特性に一致させるためのＦＩＲフィルタであり、乗算器の係数を可変とするフィルタである。乗算器の可変係数は、適応制御器１１８からの調整信号により調整設定される。適応制御器１１８は、目標特性（仮に定めた目標特性である）と入力デジタル信号の特性との差分を演算し、この差分に応じて所定のアルゴリズムに従い可変ＦＩＲフィルタ１１６の可変係数を増減調整する。こうして、可変ＦＩＲフィルタ１１６においてデジタル信号が最終的に等化処理される。
【００１１】
尚、可変ＦＩＲフィルタ１１６の出力は、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループ、及びゲインエラー検出器１２６、ゲインループフィルタ１２８、ゲインコントロール回路１０５からなるフィードバックループにも供給され、これらフィードバックループによるフィードバック制御により、インターポレータ１０６にて内挿補間すべき位置、すなわち内挿補間のタイミング、及びゲインコントロール回路１０５での信号波形の振幅調整値が決められる。
【００１２】
タイミングエラー検出器１２０は可変ＦＩＲフィルタ１１６の出力データからタイミングエラーを検出する。タイミングループフィルタ１２２は、ローパスフィルタ、積分器、及び微分器を含んで構成されており、タイミングエラー検出器１２０で検出したタイミングエラーからローパスフィルタによりノイズ成分を取り除き、積分器での積分処理及び微分器での微分処理等を行う。ＮＣＯ１２４は、タイミングループフィルタ１２２で処理されたタイミングエラーに応じた制御信号を生成してインターポレータ１０６に供給し、インターポレータ１０６における内挿補間タイミングを調整する。こうしてインターポレータ１０６は、ＮＣＯ１２４からの制御信号に基づいて、上述のように乗算器の係数の複数セットの中から制御信号に応じたセットを用いて内挿補間することで、内挿タイミングが最適化（タイミングの同期確立）される。
【００１３】
ゲインエラー検出器１２６は、デジタルイコライザ１０７（より詳しくは可変ＦＩＲフィルタ１１６）の出力データからゲインエラーを検出する。ゲインループフィルタ１２８は、ローパスフィルタ及び積分器を含んで構成されており、ゲインエラー検出器１２６で検出したゲインエラーからローパスフィルタによりノイズ成分を取り除き、積分器での積分処理等を行う。そして、ゲインコントロール回路１０５は、ゲインループフィルタ１２８の出力により、インターポレータ１０６への入力デジタル信号のゲインをフィードバック調整する。
【００１４】
【特許文献１】特開２００１−２０９９０２号公報
【特許文献２】特開２００２−２１６４２２号公報
【特許文献３】特開２００３−７００７号公報
【特許文献４】特開平１１−２１３５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記構成を有するデータ再生装置では、インターポレータ１０６における内挿補間のタイミング及びゲインコントロールは、等化手段（デジタルイコライザ）１０７の出力に基づくフィードバック制御により最適化される。また、適応等化制御も一種のフィードバック制御である。ここで、再生ヘッド１００で乱れた波形の信号が再生されると、このような再生アナログ信号が、アナログフィルタ１０２、Ａ／Ｄ変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、及びデジタルイコライザ１０７で順次処理されても、ゲインコントロール回路１０５による振幅調整、タイミング同期ループによるタイミング同期、デジタルイコライザ１０７による波形等化が良好に実現されない。このような場合、タイミングエラー検出器１２０で誤ったタイミングエラー値が検出され、タイミングループフィルタ１２２の積分器に蓄積されていく。その結果、ＮＣＯ１２４には、蓄積されたタイミングエラーに応じた制御信号が入力され続け、誤った制御信号をインターポレータ１０６に供給するため、正常なタイミング同期制御が行われない。同様に、振幅調整、波形等化についても積分処理で誤った制御値が蓄積され続け、正常なデータ波形再生が行われない。そして、一旦このような状態になると、その後正常な再生状態に戻った場合にも各積分処理において誤った制御を行い続けるため、正常なフィードバック制御ができず、正常なデータ波形再生に復帰できなくなる、といった問題が生じる。このような問題は、例えば、磁気テープの速度が不安定、あるいは記録状態が悪い等の理由から、記録媒体の再生開始時に起こることが多い。
【００１６】
本発明の目的は、乱れた波形再生信号に起因した正常データ波形再生不能の状態を回避し、良好なフィードバック制御を実現するデータ再生装置及び信号処理プログラムを提供することにある。
【課題を解決するための手段】
【００１７】
本発明のデータ再生装置は、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、を有し、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたものである。
【００１８】
また、本発明のデータ再生装置は、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、を有し、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたものである。
【００１９】
ここで、上記構成のデータ再生装置において、前記デジタル信号検出手段は、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。また、前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力するようにすると良い。さらに、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。
【００２０】
本発明の信号処理プログラムは、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、を含むデータ再生装置に用いる信号処理プログラムであって、前記処理装置に、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、を実行させるものである。
【００２１】
また、本発明の信号処理プログラムは、再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、を含むデータ再生装置に用いる信号処理プログラムであって、前記処理装置に、前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、を実行させるものである。
【００２２】
ここで、上記構成の信号処理プログラムにおいて、前記制御ステップでは、前記デジタル信号検出ステップにより前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。また、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力するようにすると良い。さらに、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力するようにすると良い。
【発明の効果】
【００２３】
本発明によれば、例えば記録媒体の再生開始時などに乱れた波形の信号が再生され、この再生信号について、アナログフィルタ、Ａ／Ｄ変換器、ゲインコントロール回路、インターポレータ、及びデジタルイコライザで順次処理され、デジタルイコライザにより良好な波形等化が実現されない場合でも、信号検出器による制御によって、タイミングループフィルタ内の積分器の積分値、ゲインループフィルタ内の積分器の積分値、及び適応制御器のフィルタ係数値がクリアされた状態を維持するため、乱れた波形の再生信号に起因した誤った制御値が蓄積されることがない。従って、乱れた波形の再生信号に起因した正常データ波形再生不能の状態になることを回避し、良好なフィードバック制御を実現でき、これにより、フィードバック制御による良好なタイミング調整、振幅調整、波形等化等を行うことができる。
【発明を実施するための最良の形態】
【００２４】
本発明について以下詳細に説明する。本発明の一実施形態に係るデータ再生装置は、図１に示すように、再生ヘッド１００、アナログフィルタ１０２、アナログ／デジタル（Ａ／Ｄ）変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、デジタルイコライザ１０７、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ(Numerically Controlled Oscillator)１２４、ゲインエラー検出器１２６、ゲインループフィルタ１２８、及び信号検出器１３０を含んで構成される。また、デジタルイコライザ１０７は、固定ＦＩＲフィルタ１０８、可変バンドパスフィルタ（可変ＢＰＦ）１１０、可変ハイパスフィルタ（可変ＨＰＦ）１１２、可変全域通過フィルタ（可変ＡＰＦ）１１４、可変ＦＩＲフィルタ１１６、及び適応制御器１１８を含んで構成される。すなわち、本実施形態では、従来のデータ再生装置におけるＡ／Ｄ変換器１０４の後段に、新たに信号検出器１３０を設けたものである。
【００２５】
従来と同様、再生ヘッド１００は、記録媒体に記録されたデジタルデータを再生し、その再生アナログ信号をヘッドアンプ（図示せず）により増幅して、アンチエイリアスフィルタであるアナログフィルタ１０２に出力する。アナログフィルタ１０２は、再生ヘッド１００からのアナログ信号について、ｆｓ／２（ｆｓ：サンプリング周波数）以上の周波数成分をカットしてアナログ／デジタル（Ａ／Ｄ）変換器１０４に出力し、Ａ／Ｄ変換器１４は、アナログフィルタ１０２からのアナログ信号をデジタル信号に変換して、信号検出器１３０とゲインコントロール回路１０５に出力する。
【００２６】
信号検出器１３０は、詳しくは後述するが、Ａ／Ｄ変換器１０４からのデジタル信号の出力の有無を検出するものであり、この検出結果に基づいて、タイミングループフィルタ１２２内の積分器の積分値、ゲインループフィルタ１２８内の積分器の積分値、及び適応制御器１１８のフィルタ係数値を制御するための制御信号を生成し、各積分器や適応制御器１１８に出力する。そして、信号検出器１３０から制御信号が入力されると、各積分器や適応制御器１１８ではこの制御信号に応じて積分値やフィルタ係数値が制御されることとなる。
【００２７】
ゲインコントロール回路１０５は、インターポレータ１０６に供給する入力デジタル信号の振幅を調整するものであり、後述の如く、デジタルイコライザ１０７（より詳しくは可変ＦＩＲフィルタ１１６）の出力をゲインエラー検出器１２６で監視し、ゲインループフィルタ１２８の出力をゲインコントロール回路１０５に戻すことで、インターポレータ１０６への入力デジタル信号のゲイン（振幅）をフィードバック調整する。
【００２８】
インターポレータ１０６は、ゲインコントロール回路１０５からのデジタル信号に対し、そのサンプル点データからサンプル間にあるシンボル点のデータを推定補間する。これは、Ａ／Ｄ変換器１０４では、ＰＬＬからのクロックに応じ、シンボルとは非同期のタイミングでサンプリング（非同期サンプリング）するため、インターポレータ１０６でシンボル点のデータを内挿補間する必要が生じるからである。インターポレータ１０６は、Ａ／Ｄ変換器１０４のサンプルデータに対して推定補間したデータをリサンプル処理する。このとき、一種のローパスフィルタ（ＬＰＦ）であるインターポレータ１０６は、ｆｂ／２（ｆｂ：ビットレート）以上の周波数成分をカットする。こうしてリサンプルされ且つｆｂ／２以上の周波数成分をカットされたデジタル信号は、等化処理を行うデジタルイコライザ１０７に供給される。
【００２９】
インターポレータ１０６は、基本的にはＦＩＲフィルタで構成され、例えば図２のように、互いに直列接続された複数のラッチ素子１０６ａ、複数の乗算器１０６ｂ、及び加算器１０６ｃを含んで構成される。各ラッチ素子１０６ａは、デジタル信号をサンプル期間だけ保持して出力する。各乗算器１０６ｂは、入力デジタル信号に対して所定の係数を乗じて加算器１０６ｃに出力する。加算器１０６ｃは、各乗算器１０６ｂの出力を加算し、後段のデジタルイコライザ１０７に出力する。各乗算器１０６ｂの係数は、予めセットとして設定されている。また、係数のセットは予め複数セット用意され、これらのセットのいずれかが選択される。すなわち、内挿補間すべき位置に応じて複数セットの中のいずれかのセットが選択的に用いられる。シンボル点のデータを内挿補間すべき位置、すなわち内挿補間のタイミングは、後述のようにタイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループにより調整される。
【００３０】
デジタルイコライザ１０７において、固定ＦＩＲフィルタ１０８は、デジタル信号に対し、高域成分をブーストして高域成分の劣化を補償する。続けて、固定ＦＩＲフィルタ１０８からのデジタル信号について、可変ＢＰＦ１１０、可変ＨＰＦ１１２でデジタル信号の振幅特性を調整し、可変ＡＰＦ１１４でデジタル信号の群遅延量を制御して、可変ＦＩＲフィルタ１１６に出力する。この可変ＢＰＦ１１０、可変ＨＰＦ１１２、及び可変ＡＰＦ１１４も、従来と同様、例えば複数のラッチ素子及び乗算器で構成した場合の乗算器の係数（タップ係数）を可変とするものであり、各フィルタのタップ係数は外部からの調整信号により可変調整され、これにより各フィルタのフィルタ特性が調整される。
【００３１】
可変ＦＩＲフィルタ１１６は、入力デジタル信号の特性を目標特性に一致させるためのＦＩＲフィルタであり、乗算器の係数を可変とするフィルタである。乗算器の可変係数は、適応制御器２８からの調整信号により調整設定される。適応制御器１１８は、目標特性（仮に定めた目標特性）と入力デジタル信号の特性との差分を演算し、この差分に応じて所定のアルゴリズムに従い可変ＦＩＲフィルタ１１６の可変係数を増減調整する。こうして、可変ＦＩＲフィルタ１１６においてデジタル信号が最終的に等化処理される。
【００３２】
図３には、可変ＦＩＲフィルタ１１６及び適応制御器１１８の構成が示されている。可変ＦＩＲフィルタ１１６は、直列接続された複数（図では４個）のラッチ素子１１６ａ、並列接続された複数（図では４個）の可変乗算器１１６ｂ、加算器１１６ｃを含んで構成される。また、適応制御器１１８は、判定器１１８ａ、減算器１１８ｂ、及び適応アルゴリズム処理器１１８ｃを含んで構成される。可変ＦＩＲフィルタ１１６の乗算器１１６ｂは、それぞれ調整された係数を入力デジタル信号に乗算し、その結果を加算器１１６ｃに出力する。加算器１１６ｃは、加算結果を出力すると共に、適応制御器１１８の判定器１１８ａと減算器１１８ｂに出力する。乗算器１１６ｂの各係数は、当初は外部からの調整信号によりある値に設定されるが、適応アルゴリズム処理器１１８ｃからの調整信号により適当な値に増減調整される。
【００３３】
判定器１１８ａは、加算器１１６ｃの出力をしきい値と比較し、加算器１１６ｃからの出力デジタル値が所定のデジタル値のいずれであるかを判定する（所定のデジタル値が０、−１、＋１である場合、加算器１１６ｃからのデジタル値をしきい値と比較してこれらの値のいずれであるかを判定する）。例えば、加算器１１６ｃからの出力デジタル値が０．８であった場合、判定器１１８ａはこれを＋１と判定して減算器１１８ｂに出力する。
【００３４】
減算器１１８ｂは、加算器１１６ｃからの出力と、判定器１１８ａからの判定結果を減算し、その差分を算出する。この差分あるいは相違が、入力デジタル信号の特性と目標特性との相違である。減算器１１８ｂは、差分を適応アルゴリズム処理器１１８ｃに出力する。
【００３５】
適応アルゴリズム処理器１１８ｃは、例えばＬＭＳ（Least Mean Square）アルゴリズム、すなわち、差分（誤差信号）の２乗を最小にするように可変ＦＩＲフィルタ１１６の各乗算器１１６ｂの係数を時々刻々変化させる。適応アルゴリズム処理器１１８ｃでは、具体的には、可変ＦＩＲフィルタ１１６のラッチ素子１１６ａからの入力（タップ値）及び減算器１１８ｂからの入力を用いてフィルタ係数の増減値を算出する算出処理と、可変乗算器１１６ｂからの現時点での係数値に、算出処理により算出された増減値を加える積分処理と、が行われている。そして、積分処理により得られたフィルタ係数値を可変ＦＩＲフィルタ１１６の可変乗算器１１６ｂにフィードバックして、可変ＦＩＲフィルタ１１６の各乗算器１１６ｂの係数を時々刻々変化させている。ここで、適応アルゴリズム処理器１１８ｃは回路で構成されるが、ＤＳＰをプログラミングしてソフト的に処理してもよい。以上のようにして、入力デジタル信号を目標特性に高速に等化収束させることができる。
【００３６】
ここで、本実施形態に係るデータ再生装置においては、可変ＦＩＲフィルタ１１６の出力が、タイミングエラー検出器１２０、タイミングループフィルタ１２２、ＮＣＯ１２４からなるフィードバックループ、及びゲインエラー検出器１２６、ゲインループフィルタ１２８、ゲインコントロール回路１０５からなるフィードバックループにも供給される。そして、各フィードバックループによるフィードバック制御により、インターポレータ１０６にて内挿補間すべき位置、すなわち内挿補間のタイミング、及びゲインコントロール回路１０５での信号波形の振幅調整値が決められる。
【００３７】
タイミングエラー検出器１２０は可変ＦＩＲフィルタ１１６の出力データからタイミングエラーを検出し、タイミングループフィルタ１２２は検出したタイミングエラーからノイズ成分を取り除き、積分処理及び微分処理等を行う。
【００３８】
図４には、タイミングループフィルタ１２２の構成が示されている。タイミングループフィルタ１２２は、ローパスフィルタ１２２ａと乗算器１２２ｄが直列接続され、この乗算器１２２ｄに、加算器１２２ｇ、積分器１２２ｂ及び乗算器１２２ｅと、微分器１２２ｃ及び乗算器１２２ｆと、が並列接続された構成となっている。タイミングエラー検出器１２０からの出力はローパスフィルタ１２２ａに供給され、ローパスフィルタ１２２ａでノイズ成分の除去が行われる。ローパスフィルタ１２２ａからの出力は、乗算器１２２ｄ、積分器１２２ｂ、及び微分器１２２ｃに供給される。乗算器１２２ｄに入力されたデジタル信号は、予め設定された係数が乗算され、加算器１２２ｈに出力される。微分器１２２ｃに入力されたデジタル信号は、微分処理が行われた後、乗算器１２２ｆにて予め設定された係数が乗算され、加算器１２２ｈに出力される。加算器１２２ｇに入力されたデジタル信号は、積分器１２２ｂ内の遅延器１２２ｉからフィードバックされた信号と加算して、遅延器１２２ｉに入力され、積分処理が行われる。こうして積分処理が行われた後、乗算器１２２ｅにて予め設定された係数が乗算され、加算器１２２ｈに出力される。そして加算器１２２ｈは、各乗算器からの信号を加算して、次段のＮＣＯ１２４に出力する。
【００３９】
ＮＣＯ１２４は、タイミングループフィルタ１２２で処理されたタイミングエラーに応じた制御信号を生成してインターポレータ１０６に供給し、インターポレータ１０６における内挿補間タイミングを調整する。こうしてインターポレータ１０６は、ＮＣＯ１２４からの制御信号に基づいて、上述のように乗算器の係数の複数セットの中から制御信号に応じたセットを用いて内挿補間することで、内挿タイミングが最適化（タイミングの同期確立）される。
【００４０】
一方、ゲインエラー検出器１２６は可変ＦＩＲフィルタ１１６の出力データからゲインエラーを検出し、ゲインループフィルタ１２８は、検出したゲインエラーからノイズ成分を取り除き、積分処理等を行う。
【００４１】
図５には、ゲインループフィルタ１２８の構成が示されている。ゲインループフィルタ１２８は、ローパスフィルタ１２８ａ、積分器１２８ｂ、及び乗算器１２８ｃが直列接続された構成を含んでいる。ゲインエラー検出器１２６からの出力はローパスフィルタ１２８ａに供給され、ノイズ成分の除去が行われる。ローパスフィルタ１２８ａからの出力は、積分器１２８ｂに供給される。積分器１２８ｂ内の加算器１２８ｄに入力されたデジタル信号は、積分器１２８ｂ内の遅延器１２８ｅからフィードバックされた信号と加算して、遅延器１２８ｅに入力され、積分処理が行われる。こうして積分処理が行われた後、乗算器１２８ｃにて予め設定された係数が乗算され、出力される。そして、ゲインループフィルタ１２８からの出力に基づいて、ゲインコントロール回路１０５は、インターポレータ１０６への入力デジタル信号の振幅調整を行うこととなる。
【００４２】
以上のようにして、インターポレータ１０６における内挿補間タイミングの調整、ゲインコントロール回路１０５によるゲイン調整、適応制御による波形等化をフィードバック制御しているが、これと同時に、Ａ／Ｄ変換器１０４の後段の信号検出器１３０によって、タイミングループフィルタ１２２における積分器１２２ｂ及びゲインループフィルタ１２８における積分器１２８ｂの積分値、適応制御器１１８のフィルタ係数値の制御を行い、良好なフィードバック制御を実現させている。本発明では、磁気テープの速度が不安定、あるいは記録状態が悪い等の理由から記録媒体の再生開始時に生じる乱れた波形の再生信号（図６の信号Ｂの先頭、Ｂ１部分に相当）は、再生開始時、つまり通常再生時のデジタル信号（図６の信号Ｂの後方、Ｂ２部分に相当）の前に発生する（例えば数μｓ）という点を鑑み、信号検出器１３０を以下のように動作させている。
【００４３】
信号検出器１３０は、Ａ／Ｄ変換器１０４からのデジタル信号の出力の有無を検出し、その検出結果に基づいて、タイミングループフィルタ１２２における積分器１２２ｂ及びゲインループフィルタ１２８における積分器１２８ｂの積分値、適応制御器１１８のフィルタ係数値を制御するための制御信号を生成し、タイミングループフィルタ１２２の積分器１２２ｂ、ゲインループフィルタ１２８の積分器１２８ｂ、及び適応制御器１１８（より詳しくは適応アルゴリズム処理器１１８ｃ）に出力する。具体的には図６に示すように、Ａ／Ｄ変換器１０４からデジタル信号が出力されていない間は、各積分器１２２ｂ，１２８ｂの積分値及び適応アルゴリズム処理器１１８ｃの積分処理により得られる積分値（フィルタ係数値）をクリアする制御信号を生成し、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８に出力する。そして、この制御信号が入力されると、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値がクリアされ、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８は初期状態となる。こうして、Ａ／Ｄ変換器１０４からデジタル信号が出力されていない間は、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８は積分値がクリアされた状態を維持する。
【００４４】
一方、Ａ／Ｄ変換器１０４からデジタル信号が出力された場合において、信号検出器１３０は、デジタル信号の出力が検出され続ける時間をカウントし、所定時間（例えば数μｓ。以下、クリア解除時間という）以上のデジタル信号の出力が検出されると、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値のクリア制御を解除する制御信号を生成し、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８に出力する。そして、この制御信号が入力されると、積分器１２２ｂは、タイミングエラー検出器１２０で検出したタイミングエラーについて、また積分器１２８ｂはゲインエラー検出器１２６で検出したゲインエラーについて、各々通常の積分処理を行い、適応制御器１１８の適応アルゴリズム処理器１１８ｃにおける積分処理、すなわちフィルタ係数更新も通常動作を行う。そして、Ａ／Ｄ変換器１０４からのデジタル信号の出力が検出されなくなると、検出されなくなった状態の時間をカウントし、所定時間（以下、クリア再開時間という）が経過してもなおデジタル信号の出力が検出されない場合には、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御信号を生成し、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８に出力する。そして、この制御信号が入力されると、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値がクリアされ、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８は初期状態（クリア状態）に戻る。このとき、Ａ／Ｄ変換器１０４からデジタル信号が出力されても、信号検出器１３０において所定のクリア解除時間以上のデジタル信号の出力が検出されなかった場合、例えば図６の信号Ａのようなノイズが検出された場合等には、上記の積分値クリア解除の制御信号も生成されず、積分器１２２ｂの積分値をクリアする制御信号が積分器１２２ｂに出力され続ける。
【００４５】
ここで、上記のクリア解除時間及びクリア再開時間は、信号検出器１３０に予め設定される時間値である。そして、クリア解除時間は、乱れた波形の再生信号（図６の信号Ｂの先頭、Ｂ１部分に相当）の出力時間以上の値に設定されていれば良い。また、図６のように通常再生時のデジタル再生信号（図６の信号Ｂの後方、Ｂ２部分に相当）のなかに出力されない部分（例えば、数μｓ）が含まれているような場合にも、この出力されない部分の検出によって各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御信号が出力されないようにする必要がある。そこで、クリア再開時間は、そのような動作が生じない程度の時間値（例えば、数十μｓ）に設定されていれば良い。
【００４６】
以上のように信号検出器１３０が動作することにより、再生開始時などに生じる乱れた波形の再生信号について、アナログフィルタ１０２、Ａ／Ｄ変換器１０４、ゲインコントロール回路１０５、インターポレータ１０６、及びデジタルイコライザ１０７で順次処理され、デジタルイコライザ１０７により良好な波形等化が実現されない場合でも、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値がクリアされた状態が維持されるため、乱れた波形の再生信号に起因した誤った制御値が蓄積されることがない。
こうして、乱れた波形の再生信号に起因した異常事態に陥り、正常データ波形の再生不能な状態になることを回避できるため、タイミング調整、ゲイン調整、及び適応等化に関して良好なフィードバック制御ができなくなるといった問題を解消できる。
【００４７】
尚、本実施形態のデータ再生装置は、ＤＶＣ（デジタルビデオカメラ）やＨＤＤ（ハードディスクドライブ）、ＣＤドライブやＤＶＤドライブの再生装置に組み込むことができ、ＰＲ４等のデジタルデータを再生ヘッドでアナログ信号として再生し、このアナログ再生信号をデジタル化して再生処理する任意のデバイスに適用することができる。
【００４８】
また、本実施形態では、ゲインコントロール回路１０５がＡ／Ｄ変換器１０４とインターポレータ１０６との間に配置され、ゲインフィードバックループが構成されているが、ゲインコントロール回路１０５は必ずしもＡ／Ｄ変換器１０４とインターポレータ１０６との間に配置されなければならない訳ではない。例えば、デジタルイコライザ１０７内の可変ＡＰＦ１１４と可変ＦＩＲフィルタ１１６との間にゲインコントロール回路１０５を配置し、可変ＡＰＦ１１４からの出力信号のゲイン調整を行って可変ＦＩＲフィルタ１１６に出力するようにしても良い。この場合には、ゲインエラー検出器１２６、ゲインループフィルタ１２８と、このゲインコントロール回路１０５とによりゲインフィードバックループを構成することとなる。
【００４９】
また、本実施形態のタイミングループフィルタ１２２による各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の制御は、これと同様の制御を行うプラグラムを作成し、このプログラムに基づいて各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の制御を実行させるようにしても良い。具体的には、Ａ／Ｄ変換器１０４からのデジタル出力信号を検出するステップと、デジタル出力信号が検出されない間は、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御を行うステップと、を、ＤＳＰ(Digital Signal Processor)等の処理装置にソフト的に処理させるようにすれば良い。
【００５０】
また、Ａ／Ｄ変換器１０４からのデジタル出力信号を検出するステップと、デジタル出力信号が検出され続ける時間と予め設定されたクリア解除時間とを比較するステップと、上記の検出継続時間がクリア解除時間よりも長い場合には、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御を解除するステップと、をＤＳＰ(Digital Signal Processor)等の処理装置にソフト的に処理させるようにすれば良い。さらに、Ａ／Ｄ変換器１０４からのデジタル出力信号が検出されなくなり、予め設定されたクリア再開時間が経過してもなおデジタル信号の出力が検出されない場合には、各積分器１２２ｂ，１２８ｂ及び適応制御器１１８の積分値をクリアする制御を行うステップをＤＳＰ(Digital Signal Processor)等の処理装置にソフト的に処理させるようにすれば良い。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係るデータ再生装置の構成図である。
【図２】図１におけるインターポレータの構成図である。
【図３】図１における可変ＦＩＲフィルタ及び適応制御器の構成図である。
【図４】図１におけるタイミングループフィルタの構成図である。
【図５】図１におけるゲインループフィルタの構成図である。
【図６】図１の信号検出器による制御信号の出力について説明するための図である。
【図７】従来のデータ再生装置の構成図である。
【符号の説明】
【００５２】
１００ 再生ヘッド、１０２ アナログフィルタ、１０４ Ａ／Ｄ変換器、１０５ ゲインコントロール回路、１０６ インターポレータ、１０８ 固定ＦＩＲフィルタ、１１０ 可変ＢＰＦ、１１２ 可変ＨＰＦ、１１４ 可変ＡＰＦ、１１６ 可変ＦＩＲフィルタ、１１８ 適応制御器、１２０ タイミングエラー検出器、１２２ タイミングループフィルタ、１２２ａ ローパスフィルタ、１２２ｂ 積分器、１２２ｃ 微分器、１２２ｄ〜１２２ｆ 乗算器、１２２ｇ，１２２ｈ 加算器、１２４ ＮＣＯ、１２６ ゲインエラー検出器、１２８ ゲインループフィルタ、１３０ 信号検出器。
【特許請求の範囲】
【請求項１】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、
前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
を有し、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたことを特徴とするデータ再生装置。
【請求項２】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
を有し、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたことを特徴とするデータ再生装置。
【請求項３】
請求項１または２に記載のデータ再生装置において、
前記デジタル信号検出手段は、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とするデータ再生装置。
【請求項４】
請求項１から３の何れか一つに記載のデータ再生装置において、
前記デジタル信号検出手段は、
前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力することを特徴とするデータ再生装置。
【請求項５】
請求項１から４の何れか一つに記載のデータ再生装置において、
前記デジタル信号検出手段は、
前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とするデータ再生装置。
【請求項６】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、
前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、
を含むデータ再生装置に用いる信号処理プログラムであって、
前記処理装置に、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、
得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、
を実行させることを特徴とする信号処理プログラム。
【請求項７】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、
を含むデータ再生装置に用いる信号処理プログラムであって、
前記処理装置に、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、
得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、
を実行させることを特徴とする信号処理プログラム。
【請求項８】
請求項６または７に記載の信号処理プログラムにおいて、
前記制御ステップでは、前記デジタル信号検出ステップにより前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とする信号処理プログラム。
【請求項９】
請求項６から８の何れか一つに記載の信号処理プログラムにおいて、
前記制御ステップでは、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力することを特徴とする信号処理プログラム。
【請求項１０】
請求項６から９の何れか一つに記載の信号処理プログラムにおいて、
前記制御ステップでは、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とする信号処理プログラム。
【請求項１】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、
前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
を有し、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたことを特徴とするデータ再生装置。
【請求項２】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
を有し、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出し、この検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行うための制御信号を各回路に出力するデジタル信号検出手段を、前記アナログ／デジタル変換手段の後段に備えたことを特徴とするデータ再生装置。
【請求項３】
請求項１または２に記載のデータ再生装置において、
前記デジタル信号検出手段は、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とするデータ再生装置。
【請求項４】
請求項１から３の何れか一つに記載のデータ再生装置において、
前記デジタル信号検出手段は、
前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力することを特徴とするデータ再生装置。
【請求項５】
請求項１から４の何れか一つに記載のデータ再生装置において、
前記デジタル信号検出手段は、
前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とするデータ再生装置。
【請求項６】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号について、ゲイン調整信号に基づいてゲイン調整を行うゲインコントロール回路と、
前記ゲインコントロール回路からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、
を含むデータ再生装置に用いる信号処理プログラムであって、
前記処理装置に、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、
得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、
を実行させることを特徴とする信号処理プログラム。
【請求項７】
再生手段により再生されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換手段と、
前記アナログ／デジタル変換手段からのデジタル信号を、タイミング制御信号に基づいて内挿補間して再サンプリングし、得られたデジタル信号を出力するインターポレータと、
入力信号についてゲイン調整信号に基づきゲイン調整を行うゲインコントロール回路と、前記ゲインコントロール回路からの入力信号の特性を目標特性に一致させるための、可変乗算器を含むフィルタと、該可変乗算器の可変係数を積分処理により調整制御する制御器と、を含み、前記インターポレータからのデジタル信号を所望の目標特性に一致させるために等化処理を行う等化回路と、
前記等化回路からの出力信号のシンボル点と所望のシンボル点とのタイミング誤差を検出し、当該タイミング誤差を積分処理し、得られた積分値に応じた前記タイミング制御信号を生成して前記インターポレータへ出力するタイミングフィードバック回路と、
前記等化回路からの出力信号のゲインエラーを検出し、当該ゲインエラーを積分処理し、得られた積分値に応じた前記ゲイン調整信号を生成して前記ゲインコントロール回路へ出力するゲインフィードバック回路と、
前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路に対しデジタル信号処理を行う処理装置と、
を含むデータ再生装置に用いる信号処理プログラムであって、
前記処理装置に、
前記アナログ／デジタル変換手段からのデジタル出力信号の有無を検出するデジタル信号検出ステップと、
得られた検出結果に基づき、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御を行う制御ステップと、
を実行させることを特徴とする信号処理プログラム。
【請求項８】
請求項６または７に記載の信号処理プログラムにおいて、
前記制御ステップでは、前記デジタル信号検出ステップにより前記アナログ／デジタル変換手段からのデジタル出力信号が検出されない間は、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とする信号処理プログラム。
【請求項９】
請求項６から８の何れか一つに記載の信号処理プログラムにおいて、
前記制御ステップでは、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が、予め設定された時間よりも長く検出され続けた場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値のクリア制御を解除する制御信号を生成して出力することを特徴とする信号処理プログラム。
【請求項１０】
請求項６から９の何れか一つに記載の信号処理プログラムにおいて、
前記制御ステップでは、前記デジタル信号検出ステップにより、前記アナログ／デジタル変換手段からのデジタル出力信号が検出されなくなり且つ予め設定された時間が経過してもなおデジタル出力信号が検出されない場合には、前記等化回路、タイミングフィードバック回路及びゲインフィードバック回路における積分処理で得られた積分値をクリアする制御信号を生成して出力することを特徴とする信号処理プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−１４７０４２（Ｐ２００６−１４７０４２Ａ）
【公開日】平成１８年６月８日（２００６．６．８）
【国際特許分類】
【出願番号】特願２００４−３３５４６４（Ｐ２００４−３３５４６４）
【出願日】平成１６年１１月１９日（２００４．１１．１９）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年６月８日（２００６．６．８）
【国際特許分類】
【出願日】平成１６年１１月１９日（２００４．１１．１９）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]