パターンドメディアのクロック抽出方法及び回路
【課題】パターンドメディアの磁性ドットにクロック信号のタイミングを合わせることである。
【解決手段】パターンドメディアの再生波形の振幅がゼロとなる点を検出し、ゼロレベル検出信号をクロック生成回路に出力する。クロック生成回路は、ゼロレベル検出信号にクロック信号を同期させる。これにより磁性ドットにクロック信号のタイミングを合わせることができる。
【解決手段】パターンドメディアの再生波形の振幅がゼロとなる点を検出し、ゼロレベル検出信号をクロック生成回路に出力する。クロック生成回路は、ゼロレベル検出信号にクロック信号を同期させる。これにより磁性ドットにクロック信号のタイミングを合わせることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターンドメディアのクロック抽出方法、パターンドメディアからクロックを抽出する回路に関する。
【背景技術】
【０００２】
データのビットに対応する磁性ドットパターンを有するパターンドメディアは、磁性連続膜で構成されるハードディスクに比べて記録密度を高めることができるという特徴を持っている。
【０００３】
パターンドメディアは磁性ドットを所定間隔毎に形成する必要があるが、その磁性ドットがメディア基板の表面と同一平面となるように磁性ドットの表面を平坦化する必要がある。そのため、従来は、メディアの製造工程の最後に化学機械研磨と呼ばれる研磨工程を設けメディアの表面を平坦化していた。
【０００４】
特許文献１には、パターンドメディアの製造工程で、上記の化学機械研磨の工程を省略する方法について記載されている。その製造方法は以下の通りである。
（ａ）ガラス基板とレジスト膜の間に磁性体ビットを取り囲むマトリックスの役割をするマトリックス薄膜を介在させる。マトリックス薄膜の厚さは磁性体ビットが必要とする厚さに合わせておく。
（ｂ）ビットパターンに従って電子線露光を行い、現像処理を行うことでパターンドマスクを形成する。
（ｃ）反応性イオンエッチングによりビット配列パターンをマトリックス薄膜に転写する。基板の表面が露出するまでエッチングを行う。
（ｄ）真空蒸着等により磁性体薄膜を形成する。その厚さはマトリックス薄膜に刻み込んだトレンチ配列の深さと厳密に合わせることが望ましい。
（ｅ）有機溶剤を用いてパターンドマスクを溶解除去すると平坦な表面を有する磁性体ビット配列が形成される。
（ｆ）表面を保護するために表面潤滑層で被覆する。
【０００５】
磁気ディス装置においては、データの書き込み及び読み出しはクロック信号に同期して行われる。パターンドメディアではデータが記録される磁性ドットの位置が決められているのでクロック信号を磁性ドットの位置に合わせる必要がある。
【０００６】
しかしながら、従来、パターンドメディア用の磁気ディスク装置において、クロック信号を磁性ドットの位置に正確に合わせる方法は実現されていなかった。
【特許文献１】特開２００１−１１００５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、パターンドメディアの磁性ドットにクロック信号のタイミングを合わせることである。
【課題を解決するための手段】
【０００８】
本発明は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるタイミングを検出し、前記タイミングに前記クロック信号を同期させる。
【０００９】
この発明によれば、磁気信号の振幅が所定値以下となるタイミングにクロック信号を同期させることで、クロック信号を磁性ドットの間の非磁性部が検出されるタイミングに同期させることができる。非磁性部のゼロレベルが検出される位置は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部に同期させることで、クロック信号を磁性ドットの位置に同期させることができる。従って、クロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディアの磁性ドットの位置でデータの書き込みまたは読み出しを行うことができる。
【００１０】
上記の発明のパターンドメディアのクロック抽出方法において、前記振幅の絶対値が所定値以下となるタイミングとして、前記磁気信号の振幅がゼロを中心とする所定範囲内の値となるタイミングを検出する。
【００１１】
このように構成することで、磁気信号の振幅が正の基準値以下または負の基準値以上となるタイミングを振幅のゼロレベルとして検出することができる。
本発明の他のパターンドメディアのクロック抽出方法は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、前記磁気検出手段により検出される前記磁気信号の振幅が正から負または負から正に変化するゼロクロス点を検出し、前記ゼロクロス点に前記クロック信号を同期させる。
【００１２】
この発明によれば、磁気信号の振幅のゼロクロス点にクロック信号を同期させることで、クロック信号を非磁性部のゼロクロス点に同期させることができる。非磁性部のゼロクロス点の位置は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部のゼロクロス点に同期させることで、クロック信号を磁性ドットに同期させることができる。従ってクロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディアの磁性ドットの位置でデータの書き込みまたは読み出しを行うことができる。
【００１３】
上記の発明のパターンドメディアのクロック抽出方法において、前記ゼロクロス点を示すゼロクロス検出信号をＰＬＬ回路に基準信号として供給し、前記クロック信号を前記ゼロクロス検出信号に同期させる。
【００１４】
このように構成することで、ＰＬＬ回路で生成するクロック信号をゼロクロス検出信号に同期させることができる。これにより、クロック信号のタイミングを磁性ドットの位置に合わせることができる。
【００１５】
上記の発明のパターンドメディアのクロック抽出方法において、前記クロック信号の波長を前記磁性ドットの中心間距離と等しく設定した。
このように構成することで、クロック信号を非磁性部が検出されるタイミングに同期させたときに、磁性ドットの中心位置にクロック信号を同期させることができる。
【００１６】
本発明のパターンドメディアのクロック抽出回路は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させる。
【００１７】
この発明によれば、クロック信号を磁性ドットの間の非磁性部のゼロレベルが検出されるタイミングに同期させることができる。非磁性部のゼロレベルとなる点は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部のゼロレベルが検出されるタイミングに同期させることで、クロック信号を磁性ドットに同期させることができる。従ってクロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディアの磁性ドットの位置でデータの書き込みまたは読み出しを行うことができる。
【００１８】
上記の発明のクロック抽出回路において、前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する。
【００１９】
このように構成することで、磁気信号の振幅がゼロを中心とする所定範囲内の値となるゼロレベルを検出してクロック信号を非磁性部のゼロレベルが検出されるタイミングに同期させることができる。
【００２０】
本発明の他のパターンドメディアのクロック抽出回路は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、前記ゼロクロス点に前記クロック信号を同期させる。
【００２１】
この発明によれば、磁気信号の振幅のゼロクロス点にクロック信号を同期させることでクロック信号を非磁性部が検出されるタイミングに同期させることができる。非磁性部のゼロクロス点は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部のゼロクロス点に同期させることで、クロック信号のタイミングを磁性ドットが検出されるタイミングに同期させることができる。
【００２２】
上記の発明のクロック抽出回路において、前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる。
【００２３】
このように構成することで、第１及び第２の比較器を用いて非磁性部のゼロクロス点を検出することができる。
上記の発明のクロック抽出回路において、前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる。
【００２４】
このように構成することで、クロック信号のタイミングを磁性ドットに合わせることができる。
【発明の効果】
【００２５】
本発明によれば、パターンドメディアの磁性ドットにクロック信号のタイミングを合わせることができるので、磁性ドットの位置に合わせてデータの書き込みまたは読み出しを行うことができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の好適な実施の形態について図面を参照して説明する。図１は、本発明の実施の形態のパターンドメディア１１の構造を示す図である。
図１は、パターンドメディア１１と、その部分拡大図１１ａと、データ領域１４の部分拡大図１１ｂを示している。パターンドメディア（ディスク）１１は、同心円状に複数のトラック１２が形成され、各トラック１２にはデータの書き込み及び読み出し位置の制御に用いられる制御データが記録されるサーボ領域１３と、データが記録されるデータ領域１４が一定間隔毎に配置されている。
【００２７】
データ領域１４には、磁気信号が記録される磁性ドット１５が所定間隔毎に配置されている。なお、パターンドメディア１１の製造方法は従来の製造方法を用いることができる。
【００２８】
図２は、第１の実施の形態のクロック抽出回路２１の回路図である。クロック抽出回路２１は、ゼロレベル検出回路２２とＰＬＬ回路（クロック信号生成回路に対応する）２３とからなる。クロック抽出回路２１は磁気ディスク装置に内蔵されており、磁気ディスク装置の他の回路構成は、一般的なハードディスク装置の回路構成と同じである。
【００２９】
磁気ディスク装置は、データの書き込みまたは読み出しを行うための磁気センサを有する磁気ヘッド（磁気検出手段に対応する）を有する。磁気ヘッドは、パターンドメディア１１に記録されている磁気信号を検出して電気信号に変換する。
【００３０】
ゼロレベル検出回路２２は、磁気ヘッドの出力信号（これを再生波形と呼ぶ）の振幅が、「０」を中心にした正の所定値と負の所定値とで定まる所定範囲内にあるか否かを検出する回路である。このゼロレベル検出回路２２は、再生波形の振幅が正の所定値以下で、かつ負の所定値以上のときはゼロレベル検出信号としてハイレベルの信号を出力し、それ以外のときはローレベルの信号を出力する。
【００３１】
ＰＬＬ（Phase Locked Loop）回路２３は、データの書き込み及び読み出しタイミングを決めるクロック信号を生成する回路であり、電圧制御発振器、分周回路、位相比較器等で構成され、電圧制御発振器で生成される発振信号を基準信号に同期させる位相制御を行う。
【００３２】
図３は、ゼロレベル検出回路２２の一例を示す図である。ゼロレベル検出回路２２は、基準電圧発生回路３１と、コンパレータ３２、３３と、ＡＮＤゲート３４とからなる。
基準電圧発生回路３１は、接地電位より僅かに大きい正の基準電圧＋Ｖ０と、接地電位より僅かに小さい負の基準電圧−Ｖ０を生成する。これら正の基準電圧＋Ｖ０と負の基準電圧−Ｖ０により定まる電圧範囲が、再生波形の振幅のゼロレベル検出範囲となる。
【００３３】
コンパレータ３２の反転入力端子には再生波形が入力し、非反転入力端子には正の基準電圧＋Ｖ０が入力している。コンパレータ３２は、再生波形と正の基準電圧＋Ｖ０を比較し、再生波形の振幅が正の基準電圧＋Ｖ０より大きいときにはローレベルの信号を出力し、再生波形の振幅が正の基準電圧＋Ｖ０以下のときにはハイレベルの信号を出力する。このコンパレータ３２は、振幅が正の基準値以下か否かを判定する第１の比較器に対応する。
【００３４】
コンパレータ３３の非反転入力端子には再生波形が入力し、反転入力端子には負の基準電圧−Ｖ０が入力している。コンパレータ３３は、再生波形と負の基準電圧−Ｖ０を比較し、再生波形の振幅が負の基準電圧−Ｖ０以上のときにはハイレベルの信号を出力し、再生波形の振幅が負の基準電圧−Ｖ０未満のときにはローレベルの信号を出力する。このコンパレータ３３は、振幅が負の基準値以上か否かを判定する第２の比較器に対応する。
【００３５】
ＡＮＤゲート（出力回路に対応する）３４は、コンパレータ３２とコンパレータ３３の出力の論理積を取った信号をゼロレベル検出信号として出力する。従って、ＡＮＤゲート３４からは、再生波形の振幅が正の基準電圧＋Ｖ０以下で、負の基準電圧−Ｖ０以上のときハイレベルとなり、再生波形の振幅が基準電圧＋Ｖ０より大きいとき、あるいは負の基準電圧−Ｖ０より小さいときローレベルとなる信号がゼロレベル検出信号として出力される。
【００３６】
図４は、一般的なＰＬＬ回路２３の回路図である。ＰＬＬ回路２３は、電圧制御オシレータ４１と分周回路４２と位相コンパレータ４３とからなる。
分周回路４２は、電圧制御オシレータ４１の発振信号を分周し、分周した信号を位相コンパレータ４３に出力する。位相コンパレータ４３には、ゼロレベル検出回路２２から出力されるゼロレベル検出信号が基準信号として与えられており、そのゼロレベル検出信号と分周回路４２で分周された信号との位相差を検出し、位相の進みまたは遅れに応じた制御電圧を電圧制御オシレータ４１に出力する。電圧制御オシレータ４１は制御電圧に応じた周波数の信号を発振する。
【００３７】
ＰＬＬ回路２３において上記の動作が繰り返されて電圧制御オシレータ４１から、ゼロクロス検出信号に同期したクロック信号が出力される。ゼロレベル検出信号の立ち上がりタイミングは、磁性ドット１５の間の非磁性部のほぼ中心位置と一致するので、ゼロレベル検出信号の立ち上がりタイミングにクロック信号の立ち上がりを同期させることで、磁性ドット１５の位置とクロック信号の立ち下がり（または立ち上がり）タイミングを合わせることができる。なお、磁性ドット１５の中心位置とクロック信号のタイミングが一致する前提として、例えば、クロック信号の波長を隣接する磁性ドット１５の中心間距離の１／ｎまたはｎ倍に設定しておく必要がある。実施の形態では、クロック信号の波長を磁性ドット１５の中心間距離と等しく設定してある。
【００３８】
ここで、図５を参照して第１の実施の形態のクロック抽出方法を説明する。図５は、パターンドメディア１１の磁性ドット１５の配置を示す磁性ドットパターンと、その磁性ドット１５に記録された磁気信号の再生波形と、クロック信号を示す図である。図５の磁性ドットパターンの水平方向の矢印はパターンドメディア１１のトラック方向を示す。
【００３９】
この実施の形態は、「１」または「０」のデータに対応させて磁性ドット１５を正の極性または負の極性に磁化し、さらに走長制限符号である（１，７）ＲＬＬ（Run-Length Limiting）でデータを符号化して記録している。走長制限符号コードを用いることで磁性ドット１５が一定以上連続して同じ極性に磁化されことがなくなるので、正の極性に磁化された磁性ドット１５と負の極性に磁化された磁性ドット１５の間の磁気信号の振幅がゼロとなるゼロレベルを正確に検出することができる。なお、走長制限符号コード以外の他の符号コードを用いても良い。
【００４０】
図５に示す再生波形は、１番左側（図５の正面から見て、以下同じ）の磁性ドット１５が正の極性に磁化され、その右隣の２番目の磁性ドット１５が負の極性に磁化され、３番目、４番目の２個の磁性ドット１５が同じ正の極性に磁化され、その右隣の磁性ドット１５が負の極性に磁化され、その右隣の磁性ドット１５が正の極性に磁化されている場合の信号波形を示している。
【００４１】
磁性ドット１５が上記のように磁化されている場合に、パターンドメディア１１を回転させて磁気ヘッドで磁気信号を検出したときの再生波形は、図５に示すように、磁性ドット１５の中心位置で振幅が正または負のピーク値となり、非磁性部１６の中心位置で振幅がほぼゼロになる。
【００４２】
ゼロレベル検出回路２２で上記の再生波形のゼロレベルを検出すると、磁性ドット１５と磁性ドット１５の間の非磁性部１６の中心付近で、再生信号の振幅が正の基準電圧＋Ｖ０以下、または負の基準電圧−Ｖ０以上となり、その間ハイレベルのゼロレベル検出信号が出力される。
【００４３】
上記のゼロレベル検出信号を基準信号としてＰＬＬ回路２３に供給することで、ＰＬＬ回路２３のクロック信号をゼロレベル検出信号の立ち上がりタイミング、つまり非磁性部１６の中心位置が検出されるタイミングに同期させることができる。
【００４４】
例えば、クロック信号の１周期を、１つの磁性ドット１５の磁気信号のピーク値が検出されてから次の磁性ドット１５の磁気信号のピーク値が検出されるまでの時間（回転速度と隣接する磁性ドット１５の中心間距離により定まる時間）と等しくなるように設定しておけば、ゼロレベル検出信号の立ち上がり（または立ち下がり）にクロック信号の立ち上がり（または立ち下がり）を同期させることで、クロック信号の立ち上がり（または立ち下がり）を磁性ドット１５の検出タイミングと同期させることができる。なお、パターンドメディア１１を一定の回転数で回転させた場合、内周部と外周部では回転速度が異なるので、パターンドメディア１１の半径方向で複数のゾーンに分け、ゾーン毎にクロック信号の周波数を変化させている。
【００４５】
上述した第１の実施の形態によれば、パターンドメディア１１を回転させてデータの書き込み及び読み出しを行う場合に、磁気信号を検出することで磁性ドット１５が存在しない非磁性部１６の位置を検出し、その検出信号（ゼロレベル検出信号）にクロック信号を同期させることで、非磁性部１６の中心位置が検出されるタイミングにクロック信号を同期させることができる。例えば、クロック信号の波長を磁性ドット１５の中心間距離と等しく設定しておくことで、クロック信号を磁性ドット１５が検出されるタイミングに同期させることができる。
【００４６】
従って、クロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディア１１の磁性ドット１５の存在する位置に正確にデータの書き込みまたは読み出しを行うことができる。
【００４７】
次に、図６は、第２の実施の形態のクロック抽出回路５１のブロック図である。
クロック抽出回路５１は、ゼロクロス検出回路５３と、ＰＬＬ回路２３とからなる。ＰＬＬ回路２３の構成は図４の回路と同じである。
【００４８】
ゼロクロス検出回路５２は、再生波形の振幅が正の値から負の値に変化する、あるいは振幅が負の値から正の値に変化するゼロクロス点を検出する回路である。
図７は、ゼロクロス検出回路５２の回路図である。ゼロクロス回路５２は、コンパレータ５３、５４と、単安定マルチバイブレータ（Mono Multi-Vibrator）５５、５６と、ＯＲゲート５７とからなる。
【００４９】
コンパレータ５３の非反転入力端子には再生波形が入力し、反転入力端子は接地されている。コンパレータ５３は、再生波形の振幅と接地電位を比較し、再生波形の振幅が接地電位未満のときローレベルの信号を出力し、再生波形の振幅が接地電位以上のときハイレベルの検出信号を出力する。従って、コンパレータ５３の出力信号は、再生波形の振幅が負の値から正（接地電位以上）の値に変化するとき、ローレベルからハイレベルに変化する。
【００５０】
単安定マルチバイブレータ５５は、コンパレータ５３の出力信号の立ち上がりをトリガにして一定幅のパルスを出力する。
上記のコンパレータ（第１の比較器に対応する）５３と単安定マルチバイブレータ（第１の信号生成回路に対応する）５５は、再生波形の振幅が負の値から正の値に変化するゼロクロス点に同期したパルス信号を生成する回路を構成している。
【００５１】
コンパレータ５４の反転入力端子には再生波形が入力し、非反転入力端子は接地されている。コンパレータ５４は、再生波形の振幅と接地電位を比較し、再生波形の振幅が接地電位以上のときローレベルの信号を出力し、振幅が負のときハイレベルの検出信号を出力する。従って、コンパレータ５４の出力信号は、再生波形の振幅が正の値から接地電位未満の負の値に変化したとき、ローレベルからハイレベルに変化する。
【００５２】
単安定マルチバイブレータ５６は、コンパレータ５４の出力信号の立ち上がりをトリガにして一定幅のパルスを出力する。
上記のコンパレータ（第２の比較器に対応する）５４と単安定マルチバイブレータ（第２の信号生成回路に対応する）５６は、再生波形の振幅が正の値から負の値に変化するゼロクロス点に同期したパルス信号を生成する回路を構成している。
【００５３】
ＯＲゲート（出力回路に対応する）７５は、単安定マルチバイブレータ７３の出力信号と、単安定マルチバイブレータ７４の出力信号の論理和を出力する。ＯＲゲート５７から出力される信号をゼロクロス検出信号と呼ぶ。
【００５４】
従って、単安定マルチバイブレータ５５、５６からは、それぞれ再生波形の振幅が負の値からゼロを横切るゼロクロス点と、振幅が正の値からゼロを横切るゼロクロス点に同期したタイミングで一定幅のパルス信号が出力される。このパルス信号はＰＬＬ回路２３に基準信号として供給される。
【００５５】
ここで、第１の実施の形態の説明で用いた図５を参照して第２の実施の形態のクロック抽出方法を説明する。
例えば、図５に示すように左から１番目の磁性ドット１５における再生波形の振幅が正のピーク値で、２番目の再生ドット１５における再生波形の振幅が負のピーク値であったとすると、再生波形の振幅は１番目と２番目の磁性ドット１５の間の非磁性部１６の中心位置で正から負に変化する。再生波形の振幅が正の値から負の値に変化すると、図７のコンパレータ５３が、再生波形の振幅が正から負に変化するゼロクロス点を検出し、その出力信号がローレベルからハイレベルに変化する。そして、単安定マルチバイブレータ５６が、コンパレータ５４の出力信号の立ち上がりをトリガにして一定幅のパルス信号を出力する。そのパルス信号は、ＯＲゲート５７からゼロクロス検出信号としてＰＬＬ回路２３に出力される。ＰＬＬ回路２３は、クロック信号をゼロクロス検出の立ち上がりに同期させることで、図５に示すように再生波形のゼロクロス点で立ち上がるクロック信号を生成することができる。
【００５６】
次に、図５に示すように左から２番目の磁性ドット１５の再生波形が負のピーク値で、３番目の磁性ドット１５の再生波形が正のピーク値であったとすると、再生波形の振幅は、２番目と３番目の磁性ドット１５の間の非磁性部１６の中心位置で負から正に変化する。再生波形の振幅が負の値から正の値に変化すると、図７のコンパレータ５３が、再生波形の振幅が負から正に変化するゼロクロス点を検出し、その出力信号がローレベルからハイレベルに変化する。そして、単安定マルチバイブレータ５５がコンパレータ５３の出力信号の立ち上がりをトリガにして一定幅のパルス信号を出力する。そのパルス信号はゼロクロス検出信号としてＰＬＬ回路２３に出力される。ＰＬＬ回路２３は、電圧制御オシレータ４１で生成されるクロック信号をゼロクロス検出信号の立ち上がりに同期させることで、再生波形の振幅のゼロクロス点にクロック信号を同期させることができる。
【００５７】
上述した第２の実施の形態によれば、非磁性部１６の再生波形の振幅のゼロクロス点を検出し、そのゼロクロス点にクロック信号を同期させることで、非磁性部１６の中心位置にクロック信号を同期させることができる。例えば、クロック信号の波長を磁性ドット１５の中心間距離と等しく設定しておくことで、クロック信号のタイミングを磁性ドット１５の位置に同期させることができる。
【００５８】
従って、クロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディア１１の磁性ドット１５の位置に正確にデータの書き込みまたは読み出しを行うことができる。
【００５９】
さらに、第２の実施の形態は、再生波形のゼロクロス点を検出しているので、再生波形の振幅がほぼゼロとなる点を検出する場合に検出精度を高めることができる。例えば、検出される磁気信号の信号レベルが非常に小さいときには、振幅がゼロレベルとなる位置が非磁性部１６の中心位置と必ずしみ一致しない可能性があるが、第２の実施の形態のクロック抽出方法は、非磁性部１６の再生波形が正から負、あるいは負から正に変化するゼロクロス点を検出しているので振幅のゼロクロス点、つまり非磁性部１６の中心位置をより正確に検出することができる。
【００６０】
第２の実施の形態は、再生波形の振幅が正から負、あるいは負から正に変化するゼロクロス点を検出することから、同じ極性の信号が一定数以上連続しないように制限する走長制限符号化を行った方が望ましいが、走長制限符号を用いずに実現することもできる。
【００６１】
本発明は、上述した実施の形態に限らず、例えば、以下のように構成しても良い。
非磁性部１６を検出する回路は、実施の形態に述べたアナログのゼロレベル検出回路２２、ゼロクロス検出回路５３等に限らず、他のアナログの検出回路、あるいは再生波形をＡ／Ｄ変換してデジタル回路によりゼロレベル及またはゼロクロス点を検出するようにしても良い。
【００６２】
（付記１） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるタイミングを検出し、
前記タイミングに前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
（付記２） 前記振幅の絶対値が所定値以下となるタイミングとして、前記磁気信号の振幅がゼロを中心とする所定範囲内の値となるタイミングを検出する付記１記載のパターンドメディアのクロック抽出方法。
（付記３） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負または負から正に変化するゼロクロス点を検出し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
（付記４） 前記ゼロクロス点を示すゼロクロス検出信号を、前記クロック信号を生成するＰＬＬ回路に基準信号として供給し、前記クロック信号を前記ゼロクロス検出信号に同期させる付記３記載のパターンドメディアのクロック抽出方法。
（付記５） 前記クロック信号の波長を前記磁性ドットの中心間距離と等しく設定した付記１、２、３または４記載のパターンドメディアのクロック抽出方法。
（付記６） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、
前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
（付記７） 前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する付記６記載のパターンドメディアのクロック抽出回路。
（付記８） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
（付記９） 前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる付記８記載のパターンドメディアのクロック抽出回路。
（付記１０） 前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる付記７または９記載のパターンドメディアのクロック抽出回路。
（付記１１） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、
前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させる磁気ディスク装置。
（付記１２） 前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する付記１１記載の磁気ディスク装置。
（付記１３） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、
前記ゼロクロス点に前記クロック信号を同期させる磁気ディスク装置。
（付記１４） 前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる付記１３記載の磁気ディスク装置。
（付記１５） 前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる付記１２または１４記載の磁気ディスク装置。
【図面の簡単な説明】
【００６３】
【図１】実施の形態のパターンドメディアの構造を示す図である。
【図２】第１の実施の形態のクロック抽出回路の回路図である。
【図３】ゼロレベル検出回路の回路図である。
【図４】ＰＬＬ回路の回路図である。
【図５】第１の実施の形態のクロック抽出方法の説明図である。
【図６】第２の実施の形態のクロック抽出回路の回路図である。
【図７】ゼロクロス検出回路の回路図である。
【符号の説明】
【００６４】
１１ パターンドメディア
１５ 磁性ドット
１６ 非磁性部
２１、５１ クロック抽出回路
２２ ゼロレベル検出回路
２３ ＰＬＬ回路
３１ 基準電圧発生回路
４１ 電圧制御発振器
４２ 分周回路
４３ 位相コンパレータ
５２ ゼロクロス検出回路
【技術分野】
【０００１】
本発明は、パターンドメディアのクロック抽出方法、パターンドメディアからクロックを抽出する回路に関する。
【背景技術】
【０００２】
データのビットに対応する磁性ドットパターンを有するパターンドメディアは、磁性連続膜で構成されるハードディスクに比べて記録密度を高めることができるという特徴を持っている。
【０００３】
パターンドメディアは磁性ドットを所定間隔毎に形成する必要があるが、その磁性ドットがメディア基板の表面と同一平面となるように磁性ドットの表面を平坦化する必要がある。そのため、従来は、メディアの製造工程の最後に化学機械研磨と呼ばれる研磨工程を設けメディアの表面を平坦化していた。
【０００４】
特許文献１には、パターンドメディアの製造工程で、上記の化学機械研磨の工程を省略する方法について記載されている。その製造方法は以下の通りである。
（ａ）ガラス基板とレジスト膜の間に磁性体ビットを取り囲むマトリックスの役割をするマトリックス薄膜を介在させる。マトリックス薄膜の厚さは磁性体ビットが必要とする厚さに合わせておく。
（ｂ）ビットパターンに従って電子線露光を行い、現像処理を行うことでパターンドマスクを形成する。
（ｃ）反応性イオンエッチングによりビット配列パターンをマトリックス薄膜に転写する。基板の表面が露出するまでエッチングを行う。
（ｄ）真空蒸着等により磁性体薄膜を形成する。その厚さはマトリックス薄膜に刻み込んだトレンチ配列の深さと厳密に合わせることが望ましい。
（ｅ）有機溶剤を用いてパターンドマスクを溶解除去すると平坦な表面を有する磁性体ビット配列が形成される。
（ｆ）表面を保護するために表面潤滑層で被覆する。
【０００５】
磁気ディス装置においては、データの書き込み及び読み出しはクロック信号に同期して行われる。パターンドメディアではデータが記録される磁性ドットの位置が決められているのでクロック信号を磁性ドットの位置に合わせる必要がある。
【０００６】
しかしながら、従来、パターンドメディア用の磁気ディスク装置において、クロック信号を磁性ドットの位置に正確に合わせる方法は実現されていなかった。
【特許文献１】特開２００１−１１００５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、パターンドメディアの磁性ドットにクロック信号のタイミングを合わせることである。
【課題を解決するための手段】
【０００８】
本発明は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるタイミングを検出し、前記タイミングに前記クロック信号を同期させる。
【０００９】
この発明によれば、磁気信号の振幅が所定値以下となるタイミングにクロック信号を同期させることで、クロック信号を磁性ドットの間の非磁性部が検出されるタイミングに同期させることができる。非磁性部のゼロレベルが検出される位置は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部に同期させることで、クロック信号を磁性ドットの位置に同期させることができる。従って、クロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディアの磁性ドットの位置でデータの書き込みまたは読み出しを行うことができる。
【００１０】
上記の発明のパターンドメディアのクロック抽出方法において、前記振幅の絶対値が所定値以下となるタイミングとして、前記磁気信号の振幅がゼロを中心とする所定範囲内の値となるタイミングを検出する。
【００１１】
このように構成することで、磁気信号の振幅が正の基準値以下または負の基準値以上となるタイミングを振幅のゼロレベルとして検出することができる。
本発明の他のパターンドメディアのクロック抽出方法は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、前記磁気検出手段により検出される前記磁気信号の振幅が正から負または負から正に変化するゼロクロス点を検出し、前記ゼロクロス点に前記クロック信号を同期させる。
【００１２】
この発明によれば、磁気信号の振幅のゼロクロス点にクロック信号を同期させることで、クロック信号を非磁性部のゼロクロス点に同期させることができる。非磁性部のゼロクロス点の位置は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部のゼロクロス点に同期させることで、クロック信号を磁性ドットに同期させることができる。従ってクロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディアの磁性ドットの位置でデータの書き込みまたは読み出しを行うことができる。
【００１３】
上記の発明のパターンドメディアのクロック抽出方法において、前記ゼロクロス点を示すゼロクロス検出信号をＰＬＬ回路に基準信号として供給し、前記クロック信号を前記ゼロクロス検出信号に同期させる。
【００１４】
このように構成することで、ＰＬＬ回路で生成するクロック信号をゼロクロス検出信号に同期させることができる。これにより、クロック信号のタイミングを磁性ドットの位置に合わせることができる。
【００１５】
上記の発明のパターンドメディアのクロック抽出方法において、前記クロック信号の波長を前記磁性ドットの中心間距離と等しく設定した。
このように構成することで、クロック信号を非磁性部が検出されるタイミングに同期させたときに、磁性ドットの中心位置にクロック信号を同期させることができる。
【００１６】
本発明のパターンドメディアのクロック抽出回路は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させる。
【００１７】
この発明によれば、クロック信号を磁性ドットの間の非磁性部のゼロレベルが検出されるタイミングに同期させることができる。非磁性部のゼロレベルとなる点は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部のゼロレベルが検出されるタイミングに同期させることで、クロック信号を磁性ドットに同期させることができる。従ってクロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディアの磁性ドットの位置でデータの書き込みまたは読み出しを行うことができる。
【００１８】
上記の発明のクロック抽出回路において、前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する。
【００１９】
このように構成することで、磁気信号の振幅がゼロを中心とする所定範囲内の値となるゼロレベルを検出してクロック信号を非磁性部のゼロレベルが検出されるタイミングに同期させることができる。
【００２０】
本発明の他のパターンドメディアのクロック抽出回路は、パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、前記ゼロクロス点に前記クロック信号を同期させる。
【００２１】
この発明によれば、磁気信号の振幅のゼロクロス点にクロック信号を同期させることでクロック信号を非磁性部が検出されるタイミングに同期させることができる。非磁性部のゼロクロス点は磁性ドットの中心間距離により定まるので、クロック信号を非磁性部のゼロクロス点に同期させることで、クロック信号のタイミングを磁性ドットが検出されるタイミングに同期させることができる。
【００２２】
上記の発明のクロック抽出回路において、前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる。
【００２３】
このように構成することで、第１及び第２の比較器を用いて非磁性部のゼロクロス点を検出することができる。
上記の発明のクロック抽出回路において、前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる。
【００２４】
このように構成することで、クロック信号のタイミングを磁性ドットに合わせることができる。
【発明の効果】
【００２５】
本発明によれば、パターンドメディアの磁性ドットにクロック信号のタイミングを合わせることができるので、磁性ドットの位置に合わせてデータの書き込みまたは読み出しを行うことができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の好適な実施の形態について図面を参照して説明する。図１は、本発明の実施の形態のパターンドメディア１１の構造を示す図である。
図１は、パターンドメディア１１と、その部分拡大図１１ａと、データ領域１４の部分拡大図１１ｂを示している。パターンドメディア（ディスク）１１は、同心円状に複数のトラック１２が形成され、各トラック１２にはデータの書き込み及び読み出し位置の制御に用いられる制御データが記録されるサーボ領域１３と、データが記録されるデータ領域１４が一定間隔毎に配置されている。
【００２７】
データ領域１４には、磁気信号が記録される磁性ドット１５が所定間隔毎に配置されている。なお、パターンドメディア１１の製造方法は従来の製造方法を用いることができる。
【００２８】
図２は、第１の実施の形態のクロック抽出回路２１の回路図である。クロック抽出回路２１は、ゼロレベル検出回路２２とＰＬＬ回路（クロック信号生成回路に対応する）２３とからなる。クロック抽出回路２１は磁気ディスク装置に内蔵されており、磁気ディスク装置の他の回路構成は、一般的なハードディスク装置の回路構成と同じである。
【００２９】
磁気ディスク装置は、データの書き込みまたは読み出しを行うための磁気センサを有する磁気ヘッド（磁気検出手段に対応する）を有する。磁気ヘッドは、パターンドメディア１１に記録されている磁気信号を検出して電気信号に変換する。
【００３０】
ゼロレベル検出回路２２は、磁気ヘッドの出力信号（これを再生波形と呼ぶ）の振幅が、「０」を中心にした正の所定値と負の所定値とで定まる所定範囲内にあるか否かを検出する回路である。このゼロレベル検出回路２２は、再生波形の振幅が正の所定値以下で、かつ負の所定値以上のときはゼロレベル検出信号としてハイレベルの信号を出力し、それ以外のときはローレベルの信号を出力する。
【００３１】
ＰＬＬ（Phase Locked Loop）回路２３は、データの書き込み及び読み出しタイミングを決めるクロック信号を生成する回路であり、電圧制御発振器、分周回路、位相比較器等で構成され、電圧制御発振器で生成される発振信号を基準信号に同期させる位相制御を行う。
【００３２】
図３は、ゼロレベル検出回路２２の一例を示す図である。ゼロレベル検出回路２２は、基準電圧発生回路３１と、コンパレータ３２、３３と、ＡＮＤゲート３４とからなる。
基準電圧発生回路３１は、接地電位より僅かに大きい正の基準電圧＋Ｖ０と、接地電位より僅かに小さい負の基準電圧−Ｖ０を生成する。これら正の基準電圧＋Ｖ０と負の基準電圧−Ｖ０により定まる電圧範囲が、再生波形の振幅のゼロレベル検出範囲となる。
【００３３】
コンパレータ３２の反転入力端子には再生波形が入力し、非反転入力端子には正の基準電圧＋Ｖ０が入力している。コンパレータ３２は、再生波形と正の基準電圧＋Ｖ０を比較し、再生波形の振幅が正の基準電圧＋Ｖ０より大きいときにはローレベルの信号を出力し、再生波形の振幅が正の基準電圧＋Ｖ０以下のときにはハイレベルの信号を出力する。このコンパレータ３２は、振幅が正の基準値以下か否かを判定する第１の比較器に対応する。
【００３４】
コンパレータ３３の非反転入力端子には再生波形が入力し、反転入力端子には負の基準電圧−Ｖ０が入力している。コンパレータ３３は、再生波形と負の基準電圧−Ｖ０を比較し、再生波形の振幅が負の基準電圧−Ｖ０以上のときにはハイレベルの信号を出力し、再生波形の振幅が負の基準電圧−Ｖ０未満のときにはローレベルの信号を出力する。このコンパレータ３３は、振幅が負の基準値以上か否かを判定する第２の比較器に対応する。
【００３５】
ＡＮＤゲート（出力回路に対応する）３４は、コンパレータ３２とコンパレータ３３の出力の論理積を取った信号をゼロレベル検出信号として出力する。従って、ＡＮＤゲート３４からは、再生波形の振幅が正の基準電圧＋Ｖ０以下で、負の基準電圧−Ｖ０以上のときハイレベルとなり、再生波形の振幅が基準電圧＋Ｖ０より大きいとき、あるいは負の基準電圧−Ｖ０より小さいときローレベルとなる信号がゼロレベル検出信号として出力される。
【００３６】
図４は、一般的なＰＬＬ回路２３の回路図である。ＰＬＬ回路２３は、電圧制御オシレータ４１と分周回路４２と位相コンパレータ４３とからなる。
分周回路４２は、電圧制御オシレータ４１の発振信号を分周し、分周した信号を位相コンパレータ４３に出力する。位相コンパレータ４３には、ゼロレベル検出回路２２から出力されるゼロレベル検出信号が基準信号として与えられており、そのゼロレベル検出信号と分周回路４２で分周された信号との位相差を検出し、位相の進みまたは遅れに応じた制御電圧を電圧制御オシレータ４１に出力する。電圧制御オシレータ４１は制御電圧に応じた周波数の信号を発振する。
【００３７】
ＰＬＬ回路２３において上記の動作が繰り返されて電圧制御オシレータ４１から、ゼロクロス検出信号に同期したクロック信号が出力される。ゼロレベル検出信号の立ち上がりタイミングは、磁性ドット１５の間の非磁性部のほぼ中心位置と一致するので、ゼロレベル検出信号の立ち上がりタイミングにクロック信号の立ち上がりを同期させることで、磁性ドット１５の位置とクロック信号の立ち下がり（または立ち上がり）タイミングを合わせることができる。なお、磁性ドット１５の中心位置とクロック信号のタイミングが一致する前提として、例えば、クロック信号の波長を隣接する磁性ドット１５の中心間距離の１／ｎまたはｎ倍に設定しておく必要がある。実施の形態では、クロック信号の波長を磁性ドット１５の中心間距離と等しく設定してある。
【００３８】
ここで、図５を参照して第１の実施の形態のクロック抽出方法を説明する。図５は、パターンドメディア１１の磁性ドット１５の配置を示す磁性ドットパターンと、その磁性ドット１５に記録された磁気信号の再生波形と、クロック信号を示す図である。図５の磁性ドットパターンの水平方向の矢印はパターンドメディア１１のトラック方向を示す。
【００３９】
この実施の形態は、「１」または「０」のデータに対応させて磁性ドット１５を正の極性または負の極性に磁化し、さらに走長制限符号である（１，７）ＲＬＬ（Run-Length Limiting）でデータを符号化して記録している。走長制限符号コードを用いることで磁性ドット１５が一定以上連続して同じ極性に磁化されことがなくなるので、正の極性に磁化された磁性ドット１５と負の極性に磁化された磁性ドット１５の間の磁気信号の振幅がゼロとなるゼロレベルを正確に検出することができる。なお、走長制限符号コード以外の他の符号コードを用いても良い。
【００４０】
図５に示す再生波形は、１番左側（図５の正面から見て、以下同じ）の磁性ドット１５が正の極性に磁化され、その右隣の２番目の磁性ドット１５が負の極性に磁化され、３番目、４番目の２個の磁性ドット１５が同じ正の極性に磁化され、その右隣の磁性ドット１５が負の極性に磁化され、その右隣の磁性ドット１５が正の極性に磁化されている場合の信号波形を示している。
【００４１】
磁性ドット１５が上記のように磁化されている場合に、パターンドメディア１１を回転させて磁気ヘッドで磁気信号を検出したときの再生波形は、図５に示すように、磁性ドット１５の中心位置で振幅が正または負のピーク値となり、非磁性部１６の中心位置で振幅がほぼゼロになる。
【００４２】
ゼロレベル検出回路２２で上記の再生波形のゼロレベルを検出すると、磁性ドット１５と磁性ドット１５の間の非磁性部１６の中心付近で、再生信号の振幅が正の基準電圧＋Ｖ０以下、または負の基準電圧−Ｖ０以上となり、その間ハイレベルのゼロレベル検出信号が出力される。
【００４３】
上記のゼロレベル検出信号を基準信号としてＰＬＬ回路２３に供給することで、ＰＬＬ回路２３のクロック信号をゼロレベル検出信号の立ち上がりタイミング、つまり非磁性部１６の中心位置が検出されるタイミングに同期させることができる。
【００４４】
例えば、クロック信号の１周期を、１つの磁性ドット１５の磁気信号のピーク値が検出されてから次の磁性ドット１５の磁気信号のピーク値が検出されるまでの時間（回転速度と隣接する磁性ドット１５の中心間距離により定まる時間）と等しくなるように設定しておけば、ゼロレベル検出信号の立ち上がり（または立ち下がり）にクロック信号の立ち上がり（または立ち下がり）を同期させることで、クロック信号の立ち上がり（または立ち下がり）を磁性ドット１５の検出タイミングと同期させることができる。なお、パターンドメディア１１を一定の回転数で回転させた場合、内周部と外周部では回転速度が異なるので、パターンドメディア１１の半径方向で複数のゾーンに分け、ゾーン毎にクロック信号の周波数を変化させている。
【００４５】
上述した第１の実施の形態によれば、パターンドメディア１１を回転させてデータの書き込み及び読み出しを行う場合に、磁気信号を検出することで磁性ドット１５が存在しない非磁性部１６の位置を検出し、その検出信号（ゼロレベル検出信号）にクロック信号を同期させることで、非磁性部１６の中心位置が検出されるタイミングにクロック信号を同期させることができる。例えば、クロック信号の波長を磁性ドット１５の中心間距離と等しく設定しておくことで、クロック信号を磁性ドット１５が検出されるタイミングに同期させることができる。
【００４６】
従って、クロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディア１１の磁性ドット１５の存在する位置に正確にデータの書き込みまたは読み出しを行うことができる。
【００４７】
次に、図６は、第２の実施の形態のクロック抽出回路５１のブロック図である。
クロック抽出回路５１は、ゼロクロス検出回路５３と、ＰＬＬ回路２３とからなる。ＰＬＬ回路２３の構成は図４の回路と同じである。
【００４８】
ゼロクロス検出回路５２は、再生波形の振幅が正の値から負の値に変化する、あるいは振幅が負の値から正の値に変化するゼロクロス点を検出する回路である。
図７は、ゼロクロス検出回路５２の回路図である。ゼロクロス回路５２は、コンパレータ５３、５４と、単安定マルチバイブレータ（Mono Multi-Vibrator）５５、５６と、ＯＲゲート５７とからなる。
【００４９】
コンパレータ５３の非反転入力端子には再生波形が入力し、反転入力端子は接地されている。コンパレータ５３は、再生波形の振幅と接地電位を比較し、再生波形の振幅が接地電位未満のときローレベルの信号を出力し、再生波形の振幅が接地電位以上のときハイレベルの検出信号を出力する。従って、コンパレータ５３の出力信号は、再生波形の振幅が負の値から正（接地電位以上）の値に変化するとき、ローレベルからハイレベルに変化する。
【００５０】
単安定マルチバイブレータ５５は、コンパレータ５３の出力信号の立ち上がりをトリガにして一定幅のパルスを出力する。
上記のコンパレータ（第１の比較器に対応する）５３と単安定マルチバイブレータ（第１の信号生成回路に対応する）５５は、再生波形の振幅が負の値から正の値に変化するゼロクロス点に同期したパルス信号を生成する回路を構成している。
【００５１】
コンパレータ５４の反転入力端子には再生波形が入力し、非反転入力端子は接地されている。コンパレータ５４は、再生波形の振幅と接地電位を比較し、再生波形の振幅が接地電位以上のときローレベルの信号を出力し、振幅が負のときハイレベルの検出信号を出力する。従って、コンパレータ５４の出力信号は、再生波形の振幅が正の値から接地電位未満の負の値に変化したとき、ローレベルからハイレベルに変化する。
【００５２】
単安定マルチバイブレータ５６は、コンパレータ５４の出力信号の立ち上がりをトリガにして一定幅のパルスを出力する。
上記のコンパレータ（第２の比較器に対応する）５４と単安定マルチバイブレータ（第２の信号生成回路に対応する）５６は、再生波形の振幅が正の値から負の値に変化するゼロクロス点に同期したパルス信号を生成する回路を構成している。
【００５３】
ＯＲゲート（出力回路に対応する）７５は、単安定マルチバイブレータ７３の出力信号と、単安定マルチバイブレータ７４の出力信号の論理和を出力する。ＯＲゲート５７から出力される信号をゼロクロス検出信号と呼ぶ。
【００５４】
従って、単安定マルチバイブレータ５５、５６からは、それぞれ再生波形の振幅が負の値からゼロを横切るゼロクロス点と、振幅が正の値からゼロを横切るゼロクロス点に同期したタイミングで一定幅のパルス信号が出力される。このパルス信号はＰＬＬ回路２３に基準信号として供給される。
【００５５】
ここで、第１の実施の形態の説明で用いた図５を参照して第２の実施の形態のクロック抽出方法を説明する。
例えば、図５に示すように左から１番目の磁性ドット１５における再生波形の振幅が正のピーク値で、２番目の再生ドット１５における再生波形の振幅が負のピーク値であったとすると、再生波形の振幅は１番目と２番目の磁性ドット１５の間の非磁性部１６の中心位置で正から負に変化する。再生波形の振幅が正の値から負の値に変化すると、図７のコンパレータ５３が、再生波形の振幅が正から負に変化するゼロクロス点を検出し、その出力信号がローレベルからハイレベルに変化する。そして、単安定マルチバイブレータ５６が、コンパレータ５４の出力信号の立ち上がりをトリガにして一定幅のパルス信号を出力する。そのパルス信号は、ＯＲゲート５７からゼロクロス検出信号としてＰＬＬ回路２３に出力される。ＰＬＬ回路２３は、クロック信号をゼロクロス検出の立ち上がりに同期させることで、図５に示すように再生波形のゼロクロス点で立ち上がるクロック信号を生成することができる。
【００５６】
次に、図５に示すように左から２番目の磁性ドット１５の再生波形が負のピーク値で、３番目の磁性ドット１５の再生波形が正のピーク値であったとすると、再生波形の振幅は、２番目と３番目の磁性ドット１５の間の非磁性部１６の中心位置で負から正に変化する。再生波形の振幅が負の値から正の値に変化すると、図７のコンパレータ５３が、再生波形の振幅が負から正に変化するゼロクロス点を検出し、その出力信号がローレベルからハイレベルに変化する。そして、単安定マルチバイブレータ５５がコンパレータ５３の出力信号の立ち上がりをトリガにして一定幅のパルス信号を出力する。そのパルス信号はゼロクロス検出信号としてＰＬＬ回路２３に出力される。ＰＬＬ回路２３は、電圧制御オシレータ４１で生成されるクロック信号をゼロクロス検出信号の立ち上がりに同期させることで、再生波形の振幅のゼロクロス点にクロック信号を同期させることができる。
【００５７】
上述した第２の実施の形態によれば、非磁性部１６の再生波形の振幅のゼロクロス点を検出し、そのゼロクロス点にクロック信号を同期させることで、非磁性部１６の中心位置にクロック信号を同期させることができる。例えば、クロック信号の波長を磁性ドット１５の中心間距離と等しく設定しておくことで、クロック信号のタイミングを磁性ドット１５の位置に同期させることができる。
【００５８】
従って、クロック信号に同期したタイミングでデータの書き込みまたは読み出しを行うことで、パターンドメディア１１の磁性ドット１５の位置に正確にデータの書き込みまたは読み出しを行うことができる。
【００５９】
さらに、第２の実施の形態は、再生波形のゼロクロス点を検出しているので、再生波形の振幅がほぼゼロとなる点を検出する場合に検出精度を高めることができる。例えば、検出される磁気信号の信号レベルが非常に小さいときには、振幅がゼロレベルとなる位置が非磁性部１６の中心位置と必ずしみ一致しない可能性があるが、第２の実施の形態のクロック抽出方法は、非磁性部１６の再生波形が正から負、あるいは負から正に変化するゼロクロス点を検出しているので振幅のゼロクロス点、つまり非磁性部１６の中心位置をより正確に検出することができる。
【００６０】
第２の実施の形態は、再生波形の振幅が正から負、あるいは負から正に変化するゼロクロス点を検出することから、同じ極性の信号が一定数以上連続しないように制限する走長制限符号化を行った方が望ましいが、走長制限符号を用いずに実現することもできる。
【００６１】
本発明は、上述した実施の形態に限らず、例えば、以下のように構成しても良い。
非磁性部１６を検出する回路は、実施の形態に述べたアナログのゼロレベル検出回路２２、ゼロクロス検出回路５３等に限らず、他のアナログの検出回路、あるいは再生波形をＡ／Ｄ変換してデジタル回路によりゼロレベル及またはゼロクロス点を検出するようにしても良い。
【００６２】
（付記１） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるタイミングを検出し、
前記タイミングに前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
（付記２） 前記振幅の絶対値が所定値以下となるタイミングとして、前記磁気信号の振幅がゼロを中心とする所定範囲内の値となるタイミングを検出する付記１記載のパターンドメディアのクロック抽出方法。
（付記３） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負または負から正に変化するゼロクロス点を検出し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
（付記４） 前記ゼロクロス点を示すゼロクロス検出信号を、前記クロック信号を生成するＰＬＬ回路に基準信号として供給し、前記クロック信号を前記ゼロクロス検出信号に同期させる付記３記載のパターンドメディアのクロック抽出方法。
（付記５） 前記クロック信号の波長を前記磁性ドットの中心間距離と等しく設定した付記１、２、３または４記載のパターンドメディアのクロック抽出方法。
（付記６） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、
前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
（付記７） 前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する付記６記載のパターンドメディアのクロック抽出回路。
（付記８） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
（付記９） 前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる付記８記載のパターンドメディアのクロック抽出回路。
（付記１０） 前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる付記７または９記載のパターンドメディアのクロック抽出回路。
（付記１１） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、
前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させる磁気ディスク装置。
（付記１２） 前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する付記１１記載の磁気ディスク装置。
（付記１３） パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、
前記ゼロクロス点に前記クロック信号を同期させる磁気ディスク装置。
（付記１４） 前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる付記１３記載の磁気ディスク装置。
（付記１５） 前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる付記１２または１４記載の磁気ディスク装置。
【図面の簡単な説明】
【００６３】
【図１】実施の形態のパターンドメディアの構造を示す図である。
【図２】第１の実施の形態のクロック抽出回路の回路図である。
【図３】ゼロレベル検出回路の回路図である。
【図４】ＰＬＬ回路の回路図である。
【図５】第１の実施の形態のクロック抽出方法の説明図である。
【図６】第２の実施の形態のクロック抽出回路の回路図である。
【図７】ゼロクロス検出回路の回路図である。
【符号の説明】
【００６４】
１１ パターンドメディア
１５ 磁性ドット
１６ 非磁性部
２１、５１ クロック抽出回路
２２ ゼロレベル検出回路
２３ ＰＬＬ回路
３１ 基準電圧発生回路
４１ 電圧制御発振器
４２ 分周回路
４３ 位相コンパレータ
５２ ゼロクロス検出回路
【特許請求の範囲】
【請求項１】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるタイミングを検出し、
前記タイミングに前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
【請求項２】
前記振幅の絶対値が所定値以下となるタイミングとして、前記磁気信号の振幅がゼロを中心とする所定範囲内の値となるタイミングを検出する請求項１記載のパターンドメディアのクロック抽出方法。
【請求項３】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負または負から正に変化するゼロクロス点を検出し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
【請求項４】
前記ゼロクロス点を示すゼロクロス検出信号を、前記クロック信号を生成するＰＬＬ回路に基準信号として供給し、前記クロック信号を前記ゼロクロス検出信号に同期させる請求項３記載のパターンドメディアのクロック抽出方法。
【請求項５】
前記クロック信号の波長を前記磁性ドットの中心間距離と等しく設定した請求項１、２、３または４記載のパターンドメディアのクロック抽出方法。
【請求項６】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、
前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
【請求項７】
前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する請求項６記載のパターンドメディアのクロック抽出回路。
【請求項８】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
【請求項９】
前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる請求項８記載のパターンドメディアのクロック抽出回路。
【請求項１０】
前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる請求項７または９記載のパターンドメディアのクロック抽出回路。
【請求項１】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるタイミングを検出し、
前記タイミングに前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
【請求項２】
前記振幅の絶対値が所定値以下となるタイミングとして、前記磁気信号の振幅がゼロを中心とする所定範囲内の値となるタイミングを検出する請求項１記載のパターンドメディアのクロック抽出方法。
【請求項３】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を抽出するクロック信号抽出方法であって、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を磁気検出手段により検出し、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負または負から正に変化するゼロクロス点を検出し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック信号抽出方法。
【請求項４】
前記ゼロクロス点を示すゼロクロス検出信号を、前記クロック信号を生成するＰＬＬ回路に基準信号として供給し、前記クロック信号を前記ゼロクロス検出信号に同期させる請求項３記載のパターンドメディアのクロック抽出方法。
【請求項５】
前記クロック信号の波長を前記磁性ドットの中心間距離と等しく設定した請求項１、２、３または４記載のパターンドメディアのクロック抽出方法。
【請求項６】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅の絶対値が所定値以下となるゼロレベルを検出するゼロレベル検出回路を有し、
前記ゼロレベルが検出されるタイミングに前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
【請求項７】
前記ゼロレベル検出回路は、前記磁気信号の振幅が正の基準値以下か否かを判定する第１の比較器と、前記磁気信号の前記振幅が負の基準値以上か否かを判定する第２の比較器と、前記第１及び第２の比較器で前記振幅が前記正の基準値以下で、かつ前記負の基準値以上と判定されたとき、ゼロレベル検出信号を前記クロック信号生成回路に出力する出力回路を有する請求項６記載のパターンドメディアのクロック抽出回路。
【請求項８】
パターンドメディアに対するデータの書き込みまたは読み出しタイミングを決めるクロック信号を生成するクロック信号生成回路と、
磁気信号を記録する磁性ドットが所定間隔毎に配置されたパターンドメディアに記録された磁気信号を検出する磁気検出手段と、
前記磁気検出手段により検出される前記磁気信号の振幅が正から負、または負から正に変化するゼロクロス点を検出するゼロクロス検出回路を有し、
前記ゼロクロス点に前記クロック信号を同期させるパターンドメディアのクロック抽出回路。
【請求項９】
前記ゼロクロス検出回路は、前記磁気信号の振幅が正から負に変化したか否かを検出する第１の比較器と、前記第１の比較器の出力信号をトリガにして信号を生成する第１の信号生成回路と、前記磁気信号の振幅が負から正に変化したか否かを検出する第２の比較器と、前記第２の比較器の出力信号をトリガにして信号を生成する第２の信号生成回路と、前記第１の信号生成回路の出力信号と前記第２の信号生成回路の出力信号を前記ゼロクロス点を示すゼロクロス検出信号として前記クロック信号生成回路に出力する出力回路とからなる請求項８記載のパターンドメディアのクロック抽出回路。
【請求項１０】
前記クロック信号生成回路は、少なくとも電圧制御発振器と分周器と位相比較器とからなるＰＬＬ回路であり、前記位相比較器は、前記ゼロレベル検出信号または前記ゼロクロス検出信号と前記クロック信号の位相差に応じた制御電圧を前記電圧制御発振器に供給して前記クロック信号を前記ゼロレベル検出信号または前記ゼロクロス検出信号に同期させる請求項７または９記載のパターンドメディアのクロック抽出回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−８４３９５（Ｐ２００８−８４３９５Ａ）
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願番号】特願２００６−２６１５８２（Ｐ２００６−２６１５８２）
【出願日】平成１８年９月２６日（２００６．９．２６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願日】平成１８年９月２６日（２００６．９．２６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]