パルストランス
【課題】設計が非常に容易でありながら、変換効率、信号品位（シグナルインテグリティ）、および電磁環境適合性（ＥＭＣ）に優れたパルストランスを提供する。
【解決手段】損失パルストランスは、巻枠１５、磁心１６、巻線１７、端子１９から２６および３２から３７、および印刷配線基板３８で構成されている。端子１９および３２は、印刷配線基板３８のグランドプレーン９０に接続される。端子２０は、印刷配線基板８上のストリップ導体８９の一端に接続される。端子３３は、印刷配線基板８上のストリップ導体８９の他端に接続される。印刷配線基板３８は、２枚の片面銅張り板２枚を半導体プリプレグで貼り合わせて構成されている。ストリップ導体８９、グランドプレーン９０、絶縁体層８６、および半導体層８７で構成されるマイクロストリップ線路は、損失線路を構成する。
【解決手段】損失パルストランスは、巻枠１５、磁心１６、巻線１７、端子１９から２６および３２から３７、および印刷配線基板３８で構成されている。端子１９および３２は、印刷配線基板３８のグランドプレーン９０に接続される。端子２０は、印刷配線基板８上のストリップ導体８９の一端に接続される。端子３３は、印刷配線基板８上のストリップ導体８９の他端に接続される。印刷配線基板３８は、２枚の片面銅張り板２枚を半導体プリプレグで貼り合わせて構成されている。ストリップ導体８９、グランドプレーン９０、絶縁体層８６、および半導体層８７で構成されるマイクロストリップ線路は、損失線路を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルストランスに関し、特に、高速スイッチング素子を使用する高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに使用し、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れた損失パルストランスに関する。
【背景技術】
【０００２】
近年、情報技術装置やマルチメディア機器のさらなる高性能化、高機能化のために、トランジスタの高速化が進んでいる。情報技術装置やマルチメディア機器にはまた、省エネルギ化や小型軽量化の要求も強い。
【０００３】
しかし、高速トランジスタを使用して高い繰り返し周波数でパルストランスを駆動すると、電磁ノイズや発熱を増加させるという問題があり、従来のパルストランス設計技術では、省エネルギ化や小型軽量化の要求に応えることが難しかった。
【０００４】
回路設計技術の理論を支配するのは物理学であり、より直接的には電磁気学である。電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
【０００５】
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても実用上不都合が生じない状態である。低周波アナログ回路や、およそ１[ns]以上の立ち上がり時間を有するスイッチング素子を10[cm]以上の配線を有する回路で使用する場合は、準定常状態と見なすことが出来る一例である。
【０００６】
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
【０００７】
【数１】
【０００８】
電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。
【０００９】
【数２】
【００１０】
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
【００１１】
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。
【００１２】
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
【００１３】
電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１ [nep/m]は、１メートル進行して振幅がexp-1または０.３６８倍に減衰することを意味する。
【００１４】
【数３】
【００１５】
電磁気学によると、式（３）中のγ 2を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε０ω）を実数部（εr）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。
【００１６】
【数４】
【００１７】
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。
【００１８】
【数５】
【００１９】
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
【００２０】
【数６】
【００２１】
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては導体中を電流が容易に移動することが出来る。
【００２２】
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。しかし、導体中の総電荷量は物性的に決まり定常的にはその値は一定である。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸にはわずかな電界しか印加出来ないので電荷の平均移動速度は極めて遅い。
【００２３】
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギ供給が支障なく行われる。
【００２４】
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
【００２５】
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。
【００２６】
交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年でマックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。
【００２７】
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では波動の主体を、スカラー量のラプラシアンとするベクトル関数で表現し、特定していない。従って導体電流が導体間電圧とともに波となること、電気回路を支配する電磁気学と整合させた上で、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させる必要がある。しかし、前述のように電磁気学では導体電流は時間的に変化しないものとしている。
【００２８】
電流の定義が電磁気学に反すると、伝送線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する考え方が生じる。電気通信工学は歴史が古く現在でも伝送線路設計に実用化されているため、従来通りの連続波を対象とする伝送線路設計には電磁気学との矛盾の顕在化を避ける工夫が見られる。
【００２９】
スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であるように見える。しかし電気通信工学のディジタル回路への実用化実績が浅いため電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する。
【００３０】
電磁気学によれば伝送線路を構成する２本の導体に挟まれる絶縁体が真空である場合は、ＴＥＭ波の電磁波は光速で真空中を進行する。つまり、この場合の電流や電圧は、伝送線路の導体ではなくて絶縁体中を進み、それぞれ式(１)および式(２)から求められる値となる。実際の電流や電圧は磁界や電界であるので絶縁体中を波となって準光速で進むことが可能となる。伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。
【００３１】
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。理想的な平板導体が理想的な絶縁体を挟んで平行に対向している平行板線路の特性インピーダンスＺ０は、伝送線路の物理定数によって次式から求められる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上大きな影響を及ぼさない。
【００３２】
【数７】
【００３３】
電気通信工学によると、直径ａの２本の導線の中心間を距離ｄだけ離して平行に配置した構造の、レッヘル線路の特性インピーダンスは次式から求めることが出来る。
【００３４】
【数８】
【００３５】
電気通信工学によると、マイクロストリップ線路の特性インピーダンスは次式から求めることが出来る。
【００３６】
【数９】
【００３７】
電気通信工学によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
【００３８】
【数１０】
【００３９】
電気通信工学によると、既知の特性インピーダンスＺ０に対する反射係数がＳ１１である損失を有する伝送線路すなわち伝送線路の透過係数Ｓ２１は、次式で表される。
【００４０】
【数１１】
【００４１】
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
【００４２】
高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。このため、
電気通信工学に従っても、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れたパルストランスを設計することは難しい。
【００４３】
高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータにおける直流電源は、回路に電荷を供給すると考えられている。
【００４４】
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。
【００４５】
修正された電磁気学によると、電界に関する静電（electrostatic）エネルギｗＥは、次式で表される。
【００４６】
【数１２】
【００４７】
このように、静電エネルギｗＥは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。
【００４８】
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギｗＣは、式（１３）から、電極距離をｄ、電極面積をＳとすると、次式で表される。
【００４９】
【数１３】
【００５０】
電磁気学によると磁界に関する静磁気（magnetostatic）エネルギｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
【００５１】
【数１４】
【００５２】
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。
【００５３】
【数１５】
【００５４】
非特許文献１および非特許文献２に示される孤立電磁波コンセプトによると、スイッチング素子は、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。スイッチング電源装置を構成する電力変換回路や制御回路内のスイッチング素子も、同様のメカニズムで、スイッチングの瞬間に非線形波動またはソリトンの一種である孤立電磁波を励起する。
【００５５】
スイッチング素子のスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
【００５６】
非特許文献１および非特許文献２に示される孤立電磁波コンセプトによると、スイッチング素子がオフからオンにスイッチングする瞬間に、スイッチング素子が電源線路と信号線路を接続した点の電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
【００５７】
図１は、孤立電磁波の挙動を説明するためのプッシュプル回路１に関する等価回路の一例である。図１において、特性インピーダンスＺ0の伝送線路の途中にプッシュプル回路１が接続されており、特性インピーダンスＺ0の伝送線路５は直流電源４とプッシュプル回路１との間に接続されて電源線路を構成し、特性インピーダンスＺ0の伝送線路６はプッシュプル回路１と整合終端抵抗７との間に接続されて信号線路を構成している。プッシュプル回路１は、ＰチャネルMOS
FET２とＮチャネルMOS FET３によるコンプリメンタリー構成である。
【００５８】
図１において、プッシュプル回路１のオン状態とは、ＰチャネルMOS FET２がオンでＮチャネルMOS FET３がオフの状態であり、プッシュプル回路１のオフ状態はその逆である。伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。
【００５９】
図２に、プッシュプル回路１がオン時の伝送線路６上の電位波形９と、電磁気学に示される電位の定義から逆算して求められる伝送線路６上を進む電界波形８とを示す。図３は、プッシュプル回路１がオン時の伝送線路５上の電位波形１１と、電磁気学に示される電位の定義から逆算して求められる電源側の伝送線路５上を進む電界波形１０とを示す。
【００６０】
図２および図３に示すように、プッシュプル回路１のスイッチングによって生じる電界の波形は、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数（significant frequency）を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ（accuracy）は、９２％以上と見込まれる。従って、設計だけに限ると実用上実効周波数で行うことが出来る。
【００６１】
図１から図３において、プッシュプル回路１がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。プッシュプル回路１によって励起された、お互い逆極性を有する伝送線路６上を進む孤立電界波８と伝送線路５上を進む孤立電界波１０は、それぞれプッシュプル回路１に対して反対方向に進む。伝送線路６上を進む孤立電界波８は、伝送線路６の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗７に向かう。一方、伝送線路５上を進む孤立電界波１０は、伝送線路５の電位をＥ[V]からＥ/２[V]に降下させつつ直流電源４に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。
【００６２】
非特許文献１および非特許文献２によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
【００６３】
【数１６】
【００６４】
従来の印刷配線基板については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
【特許文献１】特開平６−２２４０５２
【特許文献２】特開平７−１６１５３３
【特許文献３】特開平７−４５４５１
【特許文献４】特開２００４−２５３５００（Ｐ２００４−２５３５００Ａ）
【特許文献５】特開２００５−１９７６６（Ｐ２００５−１９７６６Ａ）
【特許文献６】特願２００６−３３２２４５（Ｐ２００６−３３２２４５Ａ）
【特許文献７】特開２００７−６７１７７（Ｐ２００７−６７１７７Ａ）
【非特許文献１】Hirokazu Tohya andNoritaka Toya著 「A Novel DesignMethodology of the On - Chip Power Distribution Network Enhancing thePerformance and Suppressing EMI of the SoC」、IEEE InternationalSymposium on Circuits and Systems 2007、 pp. 889-892、 May 2007.
【非特許文献２】遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月.
【発明の開示】
【発明が解決しようとする課題】
【００６５】
解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、変成器巻線において、巻線間の結合度を改良するために、多数の、横断面が小さい、相互に絶縁されている個別線材（例えば銅ラッカ線材）から成るコイル形状に巻回されたフレキシブルなリッツ線を備え、個別線材は個々にまたは複数個平行にまとめられて相互に緻密に撚られており、かつ１次巻線および２次巻線はそれぞれ、任意に選択可能な数の個別線材から成る束によって形成される技術を開示している。
【００６６】
電磁気学によると、変成器は、１次巻線に印加される定常エネルギによって静磁気エネルギが蓄積され、２次巻線から静磁気エネルギを放出する。静磁気エネルギの蓄積と放出の効率が高い変成器が、一般に高い性能を有すると考えられる。一方、変成器の１次巻線に印加される電磁波が２次巻線に漏洩すると、該変成器を搭載する機器の電磁環境適合性（ＥＭＣ）や信号品位（シグナルインテグリティ）が低下する。
【００６７】
特許文献１において、１次巻線および２次巻線を複数個平行にまとめられて相互に緻密に撚られるとしているので、１次巻線と２次巻線の間は、静磁気エネルギの結合度だけでなく巻線間の静電容量による変位電流または電束電流による電磁波の結合度が非常に高いと考えられる。従って、開示された技術によって、変成器を使用するスイッチング機器の信号品位（シグナルインテグリティ）や電磁適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
【００６８】
解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、パルス符号通信や変復調を用いたデータ通信に使用されるパルストランスを、伝送路側と送受信器側との絶縁を確保し、コモンモードノイズを除去し、１次巻線と２次巻線との間の電磁結合を高くするために、１次巻線と２次巻線との間にシールド板を設けるか、１次巻線とシールド機能を持つ巻線と２次巻線とを交互に巻く従来の方法ではなく、１次導体巻線と、２次導体巻線２との間に、線径がほぼ同じ棒状のシールド巻線６を介在させて接着剤によって一体成形してこれを複合部材とし、トロイダルコアに、前記複合部材が一定ピッチでスパイラル状に、かつ、隣り合う１次導体巻線１と、２次導体巻線２との間隔を等しく巻く技術を開示している。
【００６９】
特許文献２で使用する配線材である複合部材はリボン状であるので、トロイダルコアのサイズが大きくなる。トロイダルコアのサイズを小さくするためには複合部材を多層に亘って巻く必要があるが、多層巻きにすると複合部材中のシールド巻線の効果が損なわれる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めるとともに小型軽量化を実現することは不可能であった。
【００７０】
解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、自動組立が容易であって安価な静電シ−ルド機能を備えたスイッチングトランスによってスイッチング電源回路の雑音を除去するために、電源１次側と磁性体コア及び２次側巻線と磁性体コアの間にそれぞれ１次側及び２次側の安定電位端子に接続される銅箔を使用する従来のシ−ルドに対して、活電部を構成する１次巻線の主構成部と非活電部を構成する２次巻線の主構成部との間に、それぞれ活電部および非活電部に接続される独立した１層の巻線による静電シ−ルド層を備える、スイッチングトランスの技術を開示している。
【００７１】
上記従来の技術では銅箔に励起される電圧は小さいので銅箔は静電シールドとして機能するが、特許文献３で開示されている静電シールド巻線には、１次巻線または２次巻線の電圧と同等の大きな電圧が励起される。１次巻線と１次側の静電シールド巻線、および２次巻線と２次側の静電シールド巻線とは密に巻かれるので、結局、特許文献３で開示されている技術では、従来の銅箔で行う静電シールドと同等のシールド特性を得ることは不可能である。従って、開示された技術によって、スイッチング電源回路の雑音を除去することは不可能であった。
【００７２】
解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、インバータ電源からのスイッチングトランスのノイズ発生を抑えるために、従来のシールド用のショートリングによる方法の代わりに、コイルとボビンと磁気コアとを備え、ボビンはコイルが巻かれる巻回部と、巻回部を挟むように設けられた側板部とを具備し、各側板部の表面には巻回部を一巡するように磁気コアを配置するための凹部分が設けられたトランス本体と、トランス本体を覆う収納ケースと、収納ケースの内面に設けられ、トランス本体を覆う導体からなるシールドケースと、トランス本体が設けられた収納ケースに注入された樹脂とから、低背型スイッチングトランスを構成する技術を開示している。
【００７３】
特許文献４では、スイッチングトランスのノイズ問題をスイッチングトランスからの放射電磁波だけとみなしているが、スイッチングトランスの最大のノイズ問題は、１次側と２次側の高周波電磁結合である。従って、開示された技術によって、インバータ電源のノイズ問題を解決することは不可能であった。
【００７４】
解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、インバータ等に使用されるパルストランスの、低域における伝送効率を高くすると共に、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減するために、機械的に隙間なく閉磁路を形成する閉磁路コアと、この閉磁路コアを巻軸としてそれぞれ閉磁路コアの離れた位置に巻回された一次巻線及び二次巻線と、一次巻線及び二次巻線の間に配置され、所定レベル以上の高周波帯域において一次巻線と二次巻線との容量結合を低下させるように容量結合を制御する結合制御コア部とを備える技術を開示している。
【００７５】
電磁気学によると、変成器は、１次巻線に印加される定常エネルギによって静磁気エネルギが蓄積され、２次巻線から静磁気エネルギを放出する。静磁気エネルギの蓄積と放出の効率が高い変成器が、一般に高い性能を有すると考えられる。一方、変成器の１次巻線に印加される電磁波が２次巻線に漏洩すると、該変成器を搭載する機器の電磁環境適合性（ＥＭＣ）や信号品位（シグナルインテグリティ）が低下する。特許文献５で開示されている技術は、１次巻線と２次巻線がＥ型コアの２個所の脚の部分に分けて配置されているので、１次巻線と２次巻線との間の高周波電磁結合は低いと考えられる。しかし、静磁気エネルギに対す磁気結合が低くなる。従って、開示された技術によって、インバータ電源のノイズ問題の解決と、小型軽量化や電力変換効率向上との両立を実現することは不可能であった。
【００７６】
解決しようとする問題点の第６は、特許文献６および特許文献７に関する。特許文献６および特許文献７は、簡単な構造で安定した直流重畳特性を実現し、また漏れ磁束を低減し、かつ低コストの線輪部品すなわちチョークコイルを提供することを目的としており、開磁路線輪部品の周辺を閉磁路化のため、ペースト状の流動体から成る軟磁性金属粉末と熱硬化性樹脂との混成物にてモールドすることにより、十分な直流重畳特性を可能にする技術を開示している。
【００７７】
特許文献６および特許文献７は、チョークコイルに限定し、モールド用の混和物には軟磁性体粉末に限定しているため、高速スイッチング素子を使用する高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに使用し、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れたパルストランスに適用することは不可能であった。
【００７８】
アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。アナログ回路の歴史は古く、特に工学においては経験則等の適用によって、電磁気学に戻らなくても、従来の交流回路理論や電気通信工学に従う回路設計において、実用上、問題が生じることはほとんど無かった。
【００７９】
一方、アナログ回路の場合と異なり、スイッチング回路における状態の変化の始まりと終わりは明確である。スイッチング回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は当然ながら大きなレベルの電磁波を励起する。スイッチング回路における電界または磁界の変化は間歇的である。さらに、半導体集積回路中の約９割を占めるデータ処理回路においては、一般にスイッチングの周期は不定である。
【００８０】
以上のようにアナログ回路とスイッチング回路は、電磁気学の観点からは大きく異なっている。しかし、従来の電気通信工学や交流回路理論では、間欠的な回路動作を想定した回路すなわちパルス回路の設計は、電磁気学とは関係のない前述のような手法で行われ、解析は、スイッチング波をひずみ波の一種と考えるフーリエ変換法が適用されてきた。
【００８１】
フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されている。これらの高調波は始まりと終わりが無い多数の正弦波である。回路上の信号を高調波毎に解析してその結果を加算すれば、スイッチング回路の解析が可能となる。しかし、フーリエ変換法は数学の一手法であり、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではないため、ディジタル回路で発生する瞬時現象の解析は、現実との乖離が甚だしく、不可能である。
【００８２】
たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と1[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないＣＭＯＳ回路を使用する半導体集積回路内のある長さの配線または伝送線路が、１[GHz]の振幅を１／２に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果ではほぼ１／２以下に低下する。
【００８３】
しかし、電磁気学に従うと、スイッチング波の振幅は直流電源から供給される静電エネルギによって維持される。静電エネルギは波ではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。
【００８４】
この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを示している。すなわち、この事実は、スイッチング回路やディジタル回路上での瞬時の変化と比較的長い期間の挙動を矛盾無く説明できる、統一した設計および解析のための理論が、新たに構築されなければならないことを示唆している。
【００８５】
本発明は、上記問題を根本的に解決する手段を提供することを目的の一つとしている。
【課題を解決するための手段】
【００８６】
上記課題を解決するため、請求項1記載の発明は、パルストランスに係り、スイッチング素子によって駆動される、少なくとも１つの１次巻線と少なくとも１つの２次巻線とを有するパルストランスにおいて、該パルストランスが、該パルストランスの１次巻線に、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数の電磁波を印加したときに、前記パルストランスの内部で前記電磁波の振幅を１／１０以下に減衰させる能力を有する損失パルストランスとして設計されて成ることを特徴としている。
【００８７】
また、請求項２記載の発明は、パルストランスに係り、請求項１記載の損失パルストランスにおいて、前記損失パルストランスを構成する巻線構造と外部接続端子とを接続する配線が、導体と、該導体表面に形成される絶縁体と、該絶縁体の表面に形成される半導体とで構成される損失線路、または、導体と、該導体表面に形成される前記半導体と、該半導体の表面に形成される絶縁体とで構成される損失線路であることを特徴としている。
【００８８】
また、請求項３記載の発明は、パルストランスに係り、請求項１から請求項２記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の長さが、１０[mm]以上であることを特徴としている。
【００８９】
また、請求項４記載の発明は、パルストランスに係り、請求項１から請求項３記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の特性インピーダンスが、前記損失パルストランスを搭載する印刷配線基板の特性インピーダンスに±２０％以内の精度で等しいことを特徴としている。
【００９０】
また、請求項５記載の発明は、パルストランスに係り、請求項１から請求項４記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、半導体膜で覆われた２本の導体を柔軟性のある絶縁体樹脂中に埋め込んで形成されることを特徴としている。
【００９１】
また、請求項６記載の発明は、パルストランスに係り、請求項１から請求項５記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、２層の導体層の間に絶縁層と半導体層を有する印刷配線基板上に形成されることを特徴としている。
【００９２】
また、請求項７記載の発明は、パルストランスに係り、請求項１から請求項６記載の損失パルストランスにおいて、前記半導体が、無機半導体または有機半導体であって１０[S/m]以上の導電率を有するように設計されて成ることを特徴としている。
【００９３】
また、請求項８記載の発明は、パルストランスに係り、請求項１から請求項７記載の損失パルストランスにおいて、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）であることを特徴としている。
【００９４】
また、請求項９記載の発明は、パルストランスに係り、請求項１から請求項８記載の損失パルストランスにおいて、前記半導体が、１０１５[cm-3]以上のリンをドーピングしたｎ型シリコン、１０１６[cm-3]以上のボロンをドーピングしたｐ型シリコン、または、不純物を混合した、アモルファスシリコン、またはアルミナ、またはジルコニア、またはカーバイド、またはニトライド、またはシリサイド、またはシリコンカーバイド、またはシリコンナイトライド、またはマグネシウムナイトライド、または酸化亜鉛であることを特徴としている。
【００９５】
また、請求項１０記載の発明は、パルストランスに係り、請求項１から請求項９記載の損失パルストランスにおいて、前記半導体が、請求項４から請求項６記載の半導体または最大長が１００ナノメートル以下の前記半導体の粒子を混合した、樹脂であることを特徴としている。
【発明の効果】
【００９６】
高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに主として使用されるパルストランスに、非特許文献１および非特許文献２に示される孤立電磁波コンセプトに従う本発明を適用すると、電磁気学に忠実なパルストランスの設計や解析を容易に行うことが出来る。
【００９７】
また、高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに主として使用されるパルストランスに孤立電磁波コンセプトに基づく本発明を適用すると、高速スイッチングパルスを印加するパルストランスに不可欠であったスナバや整合終端回路が全く不要となる。
【００９８】
また、パルストランスに孤立電磁波コンセプトに基づく本発明を適用すると、高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータなどの変換効率、信号品位（シグナルインテグリティ）、ならびに電磁環境適合性（ＥＭＣ）を高めるために、小型軽量化や高性能化が可能となる。
【発明を実施するための最良の形態】
【００９９】
以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。
【０１００】
（実施の形態１）
図４は、損失線路の一例である。
【０１０１】
図４において、損失巻線は、導体１２、絶縁体１３、および半導体１４によって構成されている。
【０１０２】
図５は、損失パルストランスの断面構造の一例である。
【０１０３】
図５において、損失パルストランスは、巻枠１５、磁心１６、巻線１７、樹脂１８、一次巻線外部端子１９、２０、一次巻線内部端子２１、２２、固定用の端子２３、２４、二次巻線内部端子２５，２６、二次巻線外部端子２７、２８、樹脂基板２９、および樹脂箱３０で構成されている。
【０１０４】
図６は、損失パルストランスの内部配線構造の一例である。
【０１０５】
図６において、損失パルストランスの内部配線構造は、一次巻線外部端子１９、２０と一次巻線内部端子２１、２２との間を接続するための、図４の断面を有する損失線路３１を樹脂箱３０に内蔵している。損失線路３１は、図４の断面構造を有し、導体１２の半径が０．５[mm]、半導体１４の厚さが０．１[mm]、２本の導体１２間の中心距離が２
[mm]であるとすると、式（８）から、損失線路３１の特性インピーダンスは５０．８[Ω]となる。
【０１０６】
Ｚ０の特性インピーダンスを有する損失線路を構成する絶縁体の導電率が無限大、半導体の導電率がσＰである場合、絶縁体中を進行するインピーダンスＺ０を有する電磁波の一部が固有インピーダンスＺＰを有する半導体中に侵入する。該半導体中に進行中にした電磁波はＴＥＭ波以外の通信に役立たない電磁波であって全てが損失となる。半導体の導電率を実際に損失に関わる割合で修正したものを半導体の実効導電率と定義すると、実効導電率σ
Ｐ１は次式から求めることができる。
【０１０７】
【数１７】
【０１０８】
実効導電率がσ Ｐ１のときの減衰定数αＰ１は次式から求めることが出来る。
【０１０９】
【数１８】
【０１１０】
図５において、図４の断面構造を有する損失線路３１が、導電率が無限大の絶縁体と導電率が１００[S/m]の半導体を有し、長さが１[cm]で、特性インピーダンスが端子１９，２０を経由して５０．８[Ω]の印刷配線基板上の伝送線路に接続されているときの、損失線路３１の透過係数Ｓ２１は、式（１０）、（１１）、（１７）および（１８）から、１[GHz]で−４３ｄＢ、１０[GHz]で−１６２ｄＢとなる。これらの値の妥当性については、実施の形態３に示すＤＣ−ＤＣコンバータへの適用例で検証する。
【０１１１】
（実施の形態２）
【０１１２】
図７は、損失パルストランスの断面構造の他の一例である。
【０１１３】
図８は、印刷配線基板３８の損失パルストランス搭載面の配線構造の一例である。図９は、図８のＸ−Ｘ’から見た印刷配線基板３８の断面図である。
【０１１４】
図７と図８において、損失パルストランスは、巻枠１５、磁心１６、巻線１７、一次巻線外部端子１９、２０、一次巻線内部端子２１、２２、一次巻線の印刷配線基板３８との接続端子３２，３３、二次巻線内部端子２５，２６、二次巻線外部端子３４、３５、巻枠１５に孤立して配置されて固定され印刷配線基板３８のビア８３と８４に接続される端子３６および３７、および印刷配線基板３８で構成されている。端子３４と３５は、印刷配線基板３８のバカ穴８１、８２の中心部を非接触で貫通しており、損失パルストランスが搭載される印刷配線基板に直接接続される。
【０１１５】
図７と図８において、端子１９および３２は、印刷配線基板３８のグランドプレーン９０に接続されているビア７７，７９に接続される。端子２０は、印刷配線基板３８上のストリップ導体８９の一端に接続されているビア７８に接続される。端子３３は、印刷配線基板３８上のストリップ導体８９の他端に接続されているビア８０に接続される。
【０１１６】
印刷配線基板３８は、２枚の片面銅張り板２枚を半導体プリプレグで貼り合わせて構成されている。
【０１１７】
図９は、図８のＸ−Ｘ’から見た印刷配線基板３８の断面図である。
【０１１８】
図９において、ストリップ導体８９、グランドプレーン９０、絶縁体層８６、および半導体層８７で構成されるマイクロストリップ線路は、損失線路を構成する。
【０１１９】
図８および図９において、ストリップ導体８９およびグランドプレーン９０の厚さを３５[μm]、絶縁体層８６の厚さを５００[μm]、半導体層８７の厚さを５０[μm]、ストリップ導体８９のストリップ導体の幅を１[mm]、絶縁体層の比誘電率を４とすると、マイクロストリップ線路の特性インピーダンスは、式（９）から、４９．６[Ω]となる。
【０１２０】
図８および図９において、絶縁体層の導電率が無限大、半導体層の導電率が１００[S/m]であり、ストリップ導体の実効長が１[cm]のとき、端子７８、７９を経由して５０[Ω]の印刷配線基板上の伝送線路に接続されているときの、刷配線基板３８上の損失線路の透過係数Ｓ２１は、式（１０）、（１１）、（１７）および（１８）から、１[GHz]で−４３ｄＢ、１０[GHz]で−１６２ｄＢとなる。これらの値の妥当性については、実施の形態３に示す損失パルストランスのＤＣ−ＤＣコンバータへの適用例で検証する。
【０１２１】
（実施の形態３）
本実施の形態は、実施の形態１および２の損失パルストランスをフォワード型ＤＣ−ＤＣコンバータに使用したときの伝送線路上での孤立電磁波の挙動に関する。
【０１２２】
図１０において、フォワード型ＤＣ−ＤＣコンバータは、直流電源５１と、スイッチング用のＮチャネルMOS FET５５と、ＮチャネルMOS FET５５と直流電源５１の間に接続され導体５２と５３からなる伝送線路５４と、損失パルストランス６０と、損失パルストランス６０の一次巻き線端子６２，６３とMOS FET５５との間に接続され導体５６と５７からなる伝送線路５８と、損失パルストランス６０の一次巻き線端子６１と６３の間に接続されるダイオード５９と、損失パルストランス６０の二次巻き線端子６４と６６に接続されるダイオード６６、６７と、チョークコイル７１と、チョークコイル７１とダイオード６７との間に接続され導体６８と６９からなる伝送線路７０とコンデンサ７２とで構成されている。なお、伝送線路５４と５８の特性インピーダンスは５０[Ω]である。
【０１２３】
図１０において、ＮチャネルMOS FET５５がオンすると、立ち上がりの期間に、伝送線路５８上のＣ点に、図１１に示す負の極性を有する孤立電磁波が励起される。Ｃ点に励起された孤立電磁波を構成する孤立電界波４１は、式（１６）で定義される波長λｓを維持しつつ、図１１に示す先頭部の包絡曲線４３に沿って指数的に振幅を減少させながら伝送線路５８中を進行しＤ点に到達する。
【０１２４】
指数的に減衰する電界は、式（２）に従うと、孤立電界波の減衰分を補う形の電位を発生させる。この電界は静電界であって、孤立電界波が伝送線路上に図１０における直流電源５１から静電エネルギを引き出すことによって生じる。
【０１２５】
孤立電磁波は、静電界を伝送線路上に分布させつつ伝送線路５８の電位をＣ点からＤ点まで一定に保ちつつ進行する。本実施の形態においては伝送線路５２と伝送線路５８の特性インピーダンスが等しいので、孤立電界波７がＤ点に到達する伝送線路５０の電位は−Ｅ／２ [V]の定常値となる。
【０１２６】
Ｄ点には実施の形態１または実施の形態２の損失パルストランスが接続されている。実施の形態１および２の損失パルストランスには、図１０端子６１と端子６２に接続されている一次巻線が無いが、本実施の形態での説明には不用であるので、省略した。
【０１２７】
Ｄ点に到達した孤立電磁波７は損失パルストランス６０の一次巻き線に向かって進む過程で、損失パルストランス６０中の損失線路により、１[GHz]で−４３ｄＢだけ減衰する。大きく減衰した孤立電磁波７は変位電流または電束電流の考え方に従って損失パルストランス６０の二次巻線に進むが、孤立電磁波が引き出してきた静電エネルギは絶縁体を透過できないので、線路５７上の電位の上昇は一次巻線までで停止する。なお、立ち上がり時間が０．３[ns]のＮチャネルMOS FETの前記実効周波数は１[GHz]となる。
【０１２８】
図１１は、伝送線路５８上のＣ点とＤ点の孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
【０１２９】
損失パルストランス６０中の損失線路上を孤立電磁波が進行する場合の孤立電磁波の尖頭部の包絡曲線は、式（１１）の指数項から求まる減衰曲線となる。孤立電磁波の尖頭部が式（１１）の指数項で減衰するときの孤立電界波による伝送線路の長さ方向の電位の変化は、電界の減衰特性に依存すると考えられ、次式から求められる。
【０１３０】
【数１９】
【０１３１】
式（１９）は、孤立電界波が損失パルストランス６０中の損失線路路上を進行中に、損失線路の電位を上昇させる能力が減少することを静電エネルギが補い、結果的に孤立電界波が進行中の損失パルストランス６０中の損失線路の−Ｅ／２ [V]の電位および損失パルストランス６０の一次巻き線の−Ｅ／２ [V]の電位は減衰しない。
【０１３２】
図１０において、ＮチャネルMOS FET５５がオンすると、立ち上がりの期間に、前述の伝送線路５８上のＣ点と同時に、伝送線路５４上のＢ点に図１２に示す正の極性を有する孤立電磁波が励起される。Ｂ点に励起された孤立電磁波を構成する孤立電界波４２は、式（１６）で定義される波長λｓを維持し、伝送線路５４の電位を−Ｅ[V]から−Ｅ／２
[V]に上昇させつつＡ点に向かって進行する。
【０１３３】
Ａ点に接続されている直流電源５１は理想電源であって端子インピーダンスがゼロであるとする。孤立電界波４２がＡに到達すると、反射して極性を反転させ、伝送線路５４の電位を−Ｅ[V]に戻しつつてＢ点まで進む。孤立電界波４２がＢ点に到達した時点で、ＮチャネルMOS FET５５がオンを維持していると、孤立電界波４２は伝送線路５８上のＣ点を通ってＤ点に向かう。
【０１３４】
Ｄ点に到達した孤立電磁波４２は損失パルストランス６０の一次巻き線に向かって進む過程で、損失パルストランス６０中の損失線路により、１[GHz]で−４３ｄＢだけ減衰するが、前述のように損失パルストランス６０の一次巻き線の電位を−Ｅ[V]の定常値にする。従って、損失パルストランス６０中の損失線路は、損失パルストランス６０を駆動するためのＮチャネルMOS FET５５の静電エネルギ供給能力を減ずることはない。
【０１３５】
損失パルストランス６０中の損失線路上で大きく減衰した孤立電磁波７は変位電流または電束電流の考え方に従って損失パルストランス６０の二次巻線に進むが、孤立電磁波が引き出してきた静電エネルギは絶縁体を透過できないので、電位の−Ｅ[V]までの降下は一次巻線までで停止する。
【０１３６】
孤立電磁波７が損失パルストランス６０の一次巻き線に到達するまでの間は、直流電源５１から線路５８を充電するための静電エネルギが供給される。孤立電磁波７が損失パルストランス６０の一次巻き線に到達後は、ＮチャネルMOS FET５５がオフするまで、損失パルストランス６０に静磁気エネルギを蓄積するために、引き続き直流電源５１から静電エネルギが供給される。この期間、直流電源５１から直流電流の供給が観測されるが、この電流は定常電流である。伝送線路５８を充電する期間の電流は、伝送線路５８上の電位を伝送線路５８の特性インピーダンスで割った値である。
【０１３７】
伝送線路５８上および損失パルストランス６０中を孤立電磁波が通過する際に、変位電流または電束電流が観測されるが、これは孤立電磁波が保有する電磁波エネルギすなわちポインチングベクトルによる瞬時の電流である。
【０１３８】
図１３は、伝送線路５４上のＡ点の時間軸上で表した伝送線路上の電位曲線４５の一例である。図１４は、伝送線路５４上のＢ点の時間軸上で表した伝送線路上の電位曲線４６の一例である。図１５は、伝送線路５８上のＣ点の時間軸上で表した伝送線路上の電位曲線４７の一例である。図１６は、伝送線路５８上のＤ点の時間軸上で表した伝送線路上の電位曲線４８の一例である。電流については前述の通りであって図は省略した。
【０１３９】
図１３から図１６において、ｔ１は、伝送線路５８上のＣ点に励起された孤立電磁波がＤ点に到達するまでの時間である。ｔ２は、伝送線路５４上のＢ点に励起された孤立電磁波がＡ点で反射してＢ点に戻るまでの時間である。ｔ３は、伝送線路５４上のＢ点に励起された孤立電磁波がＡ点で反射して、Ｂ点およびＣ点を経て伝送線路５８上のＤ点に到達するまでの時間である。
【０１４０】
図１６から、伝送線路５８上のＤ点の信号波形の立ち上がり時間は、伝送線路５４や伝送線路５８の損失または減衰定数に無関係であること、および、波源であるＮチャネルMOS FET５５の立ち上がり時間と、ＮチャネルMOS FET５５と直流電源５１との間に接続されている伝送線路５４の長さに依存していることが判る。
【０１４１】
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒ[m]の距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
【０１４２】
【数２０】
【０１４３】
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０[m]の距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＣＩＳＰＲ２２）で決められており、３０[MHz]から２３０[MHz]で３０[dBμV/m]、２３０[MHz]から１[GHz]で３７[dBμV/m]である。式(２０)から、例えば２３０[MHz]での許容放射電力値を求めると、２[nW]となる。
【０１４４】
図１７は従来のパルストランスの断面構造の一例である。
【０１４５】
図１７において、従来のパルストランスは、巻枠９２、磁心９３、巻線９４、樹脂９１、端子９５で構成されている。
【０１４６】
図１０のフォワード型ＤＣ−ＤＣコンバータの入力電力を１００[W]とし、ＮチャネルMOS FET５５の立ち上がり時間を０．３[ns]、オン時間を３０[ns]とすると、孤立電磁波のエネルギは１[W]となる。この内の０．１％がパルストランスから大気中に放射され、さらにその内の１０−４の電力を２３０[MHz]の線形電磁波が有しているとすると、２３０[MHz]の放射妨害波の電力は、１００ [nW]となる。この値は、前記クラスＢ情報技術装置の許容放射電力値を大幅に上回る。
【０１４７】
実施の形態１および２の損失パルストランスにおいては、損失パルストランス中の損失線路の透過係数が、立ち上がり時間０．３[ns]のときの実効周波数である１[GHz]において、−４３ｄＢであるので、前記条件での２３０[MHz]の放射妨害波の電力は、０．７[nW]となり、前記クラスＢ情報技術装置の許容放射電力値を充分満たす。
【０１４８】
実施の形態１および２の損失パルストランスにおいては、損失パルストランス中の損失線路の長さを１[cm]とした。透過係数は、式（１１）に示すように、損失線路の長さに対して指数的に減少するので、長さを選択することによって容易に大きな減衰特性を得ることが出来る。従って、本特許に依れば、特にＥＭＣ対策部品や電磁シールド材を使用しなくても、パルストランスが原因のＥＭＣ問題はほぼ解消されると考えられる。
【０１４９】
（実施の形態４）
図１８は、試作した低インピーダンスを有する損失線路の構造の一例である。
【０１５０】
低インピーダンスを有する損失線路は、導体９６、弁金属９７、絶縁体９８、半導体９９、および導電性接着剤１００とで構成され、弁金属９７は図１７に示すように線路長方向に引き出されている。引き出された弁金属９７の線路長方向の両端が陽極端子となり、導体９６の線路長方向の両端が負極端子となる。
【０１５１】
試作した低インピーダンスを有する損失線路は、線路部の幅が１[mm]で長さが１６[mm]を有するエッチング処理が施されたアルミニウム薄膜が弁金属９７として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された１０[nm]の厚さの酸化アルミニウム被膜が絶縁体９８に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが半導体９９に相当し、厚さは約2.5μmである。
【０１５２】
ポリピロールの上に約３０[μm]の厚さに塗布されたカーボングラファイトとカーボングラファイトの上に塗布された熱硬化性銀ペーストが導電性接着剤１００に相当する。導電性接着剤１００によって幅が１[mm]で長さが１６[mm]の銅板が接着されおりこれが導体９９に相当する。半導体として使用するポリピロールの導電率は１５００[S/m]、絶縁体として使用する酸化アルミニウムの比誘電率は１０である。
【０１５３】
図１９は、試作した低インピーダンスを有する損失線路の透過係数 (S２１) 特性の一例である。
【０１５４】
図１９には、低インピーダンスを有する損失線路の部分の長さを４[mm]、８[mm]、１６[mm]および２４[mm]としたときの特性と、従来の２種類のチップセラミックコンデンサの特性を示している。
【０１５５】
低インピーダンスを有する損失線路を構成する平行板の静電容量をＣとすると、エッチングによる対向面積の拡大率kは、次式から得られる。
【０１５６】
【数２１】
【０１５７】
回路に並列に使用される場合を想定したコンデンサのインピーダンスＺCは散乱行列透過係数（Ｓ21）から求めることが出来る。測定系のケーブルの特性インピーダンスＺ0が５０[Ω]であって、透過係数 (S２１)が１よりかなり小さい場合は、ＺCと透過係数 (S２１)の関係は簡略化されて次式のようになる。
【０１５８】
【数２２】
【０１５９】
図１９において、コンデンサとして作用していると考えられる１００ｋ[kHz]における１６[mm]の長さで1[mm]の幅の低インピーダンスを有する損失線路の透過係数(S２１)は約−４６ｄＢである。このときのコンデンサとしてのインピーダンスＺＣは式（２２）から求めることが出来、静電容量Ｃは１２[μF]となる。この値および既定の他のパラメータを式（２１）に代入すると、エッチングによる対向面積の拡大率kは、８５、幅の拡大率ｋ’は９．２となる。
【０１６０】
このときの、平行板線路として作用する場合の特性インピーダンスは、式（７）のｗを９．２ｗとして求めることが出来、０．１３[mΩ]となる。
【０１６１】
本実施の形態の低インピーダンス損失線路の、特性インピーダンスが５０[Ω]の線路に対する透過係数（Ｓ21）は、式（１０）、（１１）、（１７）および（１８）を使用して求めることが出来る。線路長が８[mm]の場合は、１０ [MHz]で−６３ｄＢ、１００[MHz]で−８２ｄＢ、１[GHz]で−１２９ｄＢとなる。線路長が１６[mm]の場合のＳ21は、同様にして、１０
[MHz]で−７７ｄＢ、１００[MHz]で−１１６ｄＢ、１[GHz]で−２０８ｄＢとなる。
【０１６２】
これらの特性は、図１９の特性と大略一致する。実測と計算結果との間に生じる差異は、アルミニウム薄膜のエッチング部の構造が非常に複雑であるためである。従って、実施の形態１および２における、損失線路の特性インピーダンス並びに透過係数 (S２１)は、エッチング処理を行わない場合はほぼ正確に計算で求めることが可能であるし、エッチング処理を行う場合においても、実用上支障のない精度で計算によって求めることが可能である。
【産業上の利用可能性】
【０１６３】
この発明は、孤立電磁波コンセプトに従うことによって、高周波ＤＣ−ＤＣコンバータに使用するパルストランスの設計や解析を非常に容易に行うことが可能にする。
【０１６４】
この発明は、周波ＤＣ−ＤＣコンバータに使用するパルストランスの、変換効率、信号品位（シグナルインテグリティ）、および電磁環境適合性（ＥＭＣ）を、未熟な技術者でも容易に向上させることが出来る。
【０１６５】
また、本発明は、パルストランスの電磁シールド、並びにパルストランスを使用する機器のＥＭＣ対策部品や材料の使用を削減できるとともに、高速スイッチングパルスを印加するパルストランスに不可欠であったスナバや整合終端回路を不要とするので、機器の小型軽量化、製造コスト低減、設計期間短縮を可能にする。
【図面の簡単な説明】
【０１６６】
【図１】図１は、プッシュプル回路に関する等価回路の一例である。
【図２】図２は、負荷側の伝送線路上の電界波形と電位波形の一例である。
【図３】図３は、電源供給側の伝送線路上の電界波形と電位波形の一例である。
【図４】図４は、伝送線路構造の一例である。
【図５】図５は、損失パルストランスの断面構造の一例である。
【図６】図６は、損失パルストランスの内部配線構造の一例である。
【図７】図７は、損失パルストランスの断面構造の他の一例である。
【図８】図８は、印刷配線基板３８の損失パルストランス搭載面の配線構造の一例である。
【図９】図９は、図８のＸ−Ｘ’から見た印刷配線基板３８の断面図である。
【図１０】図１０は、フォワード型スイッチング電源回路の一例である。
【図１１】図１１は、図１０の伝送線路５８上を進行する孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
【図１２】図１２は、図１０の伝送線路５４上を進行する孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
【図１３】図１３は、図１０の伝送線路５４上のＡ点の時間軸電位波形の一例である。
【図１４】図１４は、図１０の伝送線路５４上のＢ点の時間軸電位波形の一例である。
【図１５】図１５は、図１０の伝送線路５８上のＣ点の時間軸電位波形の一例である。
【図１６】図１６は、図１０の伝送線路５８上のＤ点の時間軸電位波形の一例である。
【図１７】図１７は、従来のパルストランスの断面構造の一例である。
【図１８】図１８は、試作した低インピーダンスを有する損失線路の構造の一例である。
【図１９】図１９は、試作した低インピーダンスを有する損失線路の透過 (S２１) 特性の一例である。
【符号の説明】
【０１６７】
1
プッシュプル回路
2
ＰチャネルMOS FET
3
、55 ＮチャネルMOS FET
4
、51 直流電源
5
、6、54、58、70 伝送線路
7
整合終端抵抗
8
、10、41、42 孤立電界波
9
、11、45、46、47、48 伝送線路上の電位波形
12
、52、53、56、57、68、69 導体
13
、98 絶縁体
14
、99 半導体
15
、92 巻枠
16
、93 磁心
17
、94 巻線
18
、91 樹脂
19
、20、21、22、23、24、25、26、27、28、31、32、33、34、35、61、62、63、64、65、73、74、95 端子
29
樹脂基板
30
樹脂箱
31
損失線路
38
印刷配線基板
43
孤立電界波の尖頭部の包絡曲線
59
、66、67 ダイオード
60
損失パルストランス
77
、78、79、80、83、84 ビア
81
、82 バカ穴
85
、88 導体層
86
絶縁体層
87
半導体層
89
ストリップ導体
90
グランドプレーン
96
導体
97
弁金属
100導電性接着剤
【技術分野】
【０００１】
本発明は、パルストランスに関し、特に、高速スイッチング素子を使用する高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに使用し、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れた損失パルストランスに関する。
【背景技術】
【０００２】
近年、情報技術装置やマルチメディア機器のさらなる高性能化、高機能化のために、トランジスタの高速化が進んでいる。情報技術装置やマルチメディア機器にはまた、省エネルギ化や小型軽量化の要求も強い。
【０００３】
しかし、高速トランジスタを使用して高い繰り返し周波数でパルストランスを駆動すると、電磁ノイズや発熱を増加させるという問題があり、従来のパルストランス設計技術では、省エネルギ化や小型軽量化の要求に応えることが難しかった。
【０００４】
回路設計技術の理論を支配するのは物理学であり、より直接的には電磁気学である。電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
【０００５】
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても実用上不都合が生じない状態である。低周波アナログ回路や、およそ１[ns]以上の立ち上がり時間を有するスイッチング素子を10[cm]以上の配線を有する回路で使用する場合は、準定常状態と見なすことが出来る一例である。
【０００６】
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
【０００７】
【数１】
【０００８】
電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。
【０００９】
【数２】
【００１０】
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
【００１１】
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。
【００１２】
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
【００１３】
電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１ [nep/m]は、１メートル進行して振幅がexp-1または０.３６８倍に減衰することを意味する。
【００１４】
【数３】
【００１５】
電磁気学によると、式（３）中のγ 2を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε０ω）を実数部（εr）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。
【００１６】
【数４】
【００１７】
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。
【００１８】
【数５】
【００１９】
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
【００２０】
【数６】
【００２１】
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては導体中を電流が容易に移動することが出来る。
【００２２】
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。しかし、導体中の総電荷量は物性的に決まり定常的にはその値は一定である。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸にはわずかな電界しか印加出来ないので電荷の平均移動速度は極めて遅い。
【００２３】
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギ供給が支障なく行われる。
【００２４】
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
【００２５】
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。
【００２６】
交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年でマックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。
【００２７】
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では波動の主体を、スカラー量のラプラシアンとするベクトル関数で表現し、特定していない。従って導体電流が導体間電圧とともに波となること、電気回路を支配する電磁気学と整合させた上で、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させる必要がある。しかし、前述のように電磁気学では導体電流は時間的に変化しないものとしている。
【００２８】
電流の定義が電磁気学に反すると、伝送線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する考え方が生じる。電気通信工学は歴史が古く現在でも伝送線路設計に実用化されているため、従来通りの連続波を対象とする伝送線路設計には電磁気学との矛盾の顕在化を避ける工夫が見られる。
【００２９】
スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であるように見える。しかし電気通信工学のディジタル回路への実用化実績が浅いため電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する。
【００３０】
電磁気学によれば伝送線路を構成する２本の導体に挟まれる絶縁体が真空である場合は、ＴＥＭ波の電磁波は光速で真空中を進行する。つまり、この場合の電流や電圧は、伝送線路の導体ではなくて絶縁体中を進み、それぞれ式(１)および式(２)から求められる値となる。実際の電流や電圧は磁界や電界であるので絶縁体中を波となって準光速で進むことが可能となる。伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。
【００３１】
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。理想的な平板導体が理想的な絶縁体を挟んで平行に対向している平行板線路の特性インピーダンスＺ０は、伝送線路の物理定数によって次式から求められる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上大きな影響を及ぼさない。
【００３２】
【数７】
【００３３】
電気通信工学によると、直径ａの２本の導線の中心間を距離ｄだけ離して平行に配置した構造の、レッヘル線路の特性インピーダンスは次式から求めることが出来る。
【００３４】
【数８】
【００３５】
電気通信工学によると、マイクロストリップ線路の特性インピーダンスは次式から求めることが出来る。
【００３６】
【数９】
【００３７】
電気通信工学によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
【００３８】
【数１０】
【００３９】
電気通信工学によると、既知の特性インピーダンスＺ０に対する反射係数がＳ１１である損失を有する伝送線路すなわち伝送線路の透過係数Ｓ２１は、次式で表される。
【００４０】
【数１１】
【００４１】
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
【００４２】
高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。このため、
電気通信工学に従っても、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れたパルストランスを設計することは難しい。
【００４３】
高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータにおける直流電源は、回路に電荷を供給すると考えられている。
【００４４】
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。
【００４５】
修正された電磁気学によると、電界に関する静電（electrostatic）エネルギｗＥは、次式で表される。
【００４６】
【数１２】
【００４７】
このように、静電エネルギｗＥは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。
【００４８】
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギｗＣは、式（１３）から、電極距離をｄ、電極面積をＳとすると、次式で表される。
【００４９】
【数１３】
【００５０】
電磁気学によると磁界に関する静磁気（magnetostatic）エネルギｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
【００５１】
【数１４】
【００５２】
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。
【００５３】
【数１５】
【００５４】
非特許文献１および非特許文献２に示される孤立電磁波コンセプトによると、スイッチング素子は、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。スイッチング電源装置を構成する電力変換回路や制御回路内のスイッチング素子も、同様のメカニズムで、スイッチングの瞬間に非線形波動またはソリトンの一種である孤立電磁波を励起する。
【００５５】
スイッチング素子のスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
【００５６】
非特許文献１および非特許文献２に示される孤立電磁波コンセプトによると、スイッチング素子がオフからオンにスイッチングする瞬間に、スイッチング素子が電源線路と信号線路を接続した点の電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
【００５７】
図１は、孤立電磁波の挙動を説明するためのプッシュプル回路１に関する等価回路の一例である。図１において、特性インピーダンスＺ0の伝送線路の途中にプッシュプル回路１が接続されており、特性インピーダンスＺ0の伝送線路５は直流電源４とプッシュプル回路１との間に接続されて電源線路を構成し、特性インピーダンスＺ0の伝送線路６はプッシュプル回路１と整合終端抵抗７との間に接続されて信号線路を構成している。プッシュプル回路１は、ＰチャネルMOS
FET２とＮチャネルMOS FET３によるコンプリメンタリー構成である。
【００５８】
図１において、プッシュプル回路１のオン状態とは、ＰチャネルMOS FET２がオンでＮチャネルMOS FET３がオフの状態であり、プッシュプル回路１のオフ状態はその逆である。伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。
【００５９】
図２に、プッシュプル回路１がオン時の伝送線路６上の電位波形９と、電磁気学に示される電位の定義から逆算して求められる伝送線路６上を進む電界波形８とを示す。図３は、プッシュプル回路１がオン時の伝送線路５上の電位波形１１と、電磁気学に示される電位の定義から逆算して求められる電源側の伝送線路５上を進む電界波形１０とを示す。
【００６０】
図２および図３に示すように、プッシュプル回路１のスイッチングによって生じる電界の波形は、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数（significant frequency）を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ（accuracy）は、９２％以上と見込まれる。従って、設計だけに限ると実用上実効周波数で行うことが出来る。
【００６１】
図１から図３において、プッシュプル回路１がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。プッシュプル回路１によって励起された、お互い逆極性を有する伝送線路６上を進む孤立電界波８と伝送線路５上を進む孤立電界波１０は、それぞれプッシュプル回路１に対して反対方向に進む。伝送線路６上を進む孤立電界波８は、伝送線路６の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗７に向かう。一方、伝送線路５上を進む孤立電界波１０は、伝送線路５の電位をＥ[V]からＥ/２[V]に降下させつつ直流電源４に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。
【００６２】
非特許文献１および非特許文献２によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
【００６３】
【数１６】
【００６４】
従来の印刷配線基板については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
【特許文献１】特開平６−２２４０５２
【特許文献２】特開平７−１６１５３３
【特許文献３】特開平７−４５４５１
【特許文献４】特開２００４−２５３５００（Ｐ２００４−２５３５００Ａ）
【特許文献５】特開２００５−１９７６６（Ｐ２００５−１９７６６Ａ）
【特許文献６】特願２００６−３３２２４５（Ｐ２００６−３３２２４５Ａ）
【特許文献７】特開２００７−６７１７７（Ｐ２００７−６７１７７Ａ）
【非特許文献１】Hirokazu Tohya andNoritaka Toya著 「A Novel DesignMethodology of the On - Chip Power Distribution Network Enhancing thePerformance and Suppressing EMI of the SoC」、IEEE InternationalSymposium on Circuits and Systems 2007、 pp. 889-892、 May 2007.
【非特許文献２】遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月.
【発明の開示】
【発明が解決しようとする課題】
【００６５】
解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、変成器巻線において、巻線間の結合度を改良するために、多数の、横断面が小さい、相互に絶縁されている個別線材（例えば銅ラッカ線材）から成るコイル形状に巻回されたフレキシブルなリッツ線を備え、個別線材は個々にまたは複数個平行にまとめられて相互に緻密に撚られており、かつ１次巻線および２次巻線はそれぞれ、任意に選択可能な数の個別線材から成る束によって形成される技術を開示している。
【００６６】
電磁気学によると、変成器は、１次巻線に印加される定常エネルギによって静磁気エネルギが蓄積され、２次巻線から静磁気エネルギを放出する。静磁気エネルギの蓄積と放出の効率が高い変成器が、一般に高い性能を有すると考えられる。一方、変成器の１次巻線に印加される電磁波が２次巻線に漏洩すると、該変成器を搭載する機器の電磁環境適合性（ＥＭＣ）や信号品位（シグナルインテグリティ）が低下する。
【００６７】
特許文献１において、１次巻線および２次巻線を複数個平行にまとめられて相互に緻密に撚られるとしているので、１次巻線と２次巻線の間は、静磁気エネルギの結合度だけでなく巻線間の静電容量による変位電流または電束電流による電磁波の結合度が非常に高いと考えられる。従って、開示された技術によって、変成器を使用するスイッチング機器の信号品位（シグナルインテグリティ）や電磁適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
【００６８】
解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、パルス符号通信や変復調を用いたデータ通信に使用されるパルストランスを、伝送路側と送受信器側との絶縁を確保し、コモンモードノイズを除去し、１次巻線と２次巻線との間の電磁結合を高くするために、１次巻線と２次巻線との間にシールド板を設けるか、１次巻線とシールド機能を持つ巻線と２次巻線とを交互に巻く従来の方法ではなく、１次導体巻線と、２次導体巻線２との間に、線径がほぼ同じ棒状のシールド巻線６を介在させて接着剤によって一体成形してこれを複合部材とし、トロイダルコアに、前記複合部材が一定ピッチでスパイラル状に、かつ、隣り合う１次導体巻線１と、２次導体巻線２との間隔を等しく巻く技術を開示している。
【００６９】
特許文献２で使用する配線材である複合部材はリボン状であるので、トロイダルコアのサイズが大きくなる。トロイダルコアのサイズを小さくするためには複合部材を多層に亘って巻く必要があるが、多層巻きにすると複合部材中のシールド巻線の効果が損なわれる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めるとともに小型軽量化を実現することは不可能であった。
【００７０】
解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、自動組立が容易であって安価な静電シ−ルド機能を備えたスイッチングトランスによってスイッチング電源回路の雑音を除去するために、電源１次側と磁性体コア及び２次側巻線と磁性体コアの間にそれぞれ１次側及び２次側の安定電位端子に接続される銅箔を使用する従来のシ−ルドに対して、活電部を構成する１次巻線の主構成部と非活電部を構成する２次巻線の主構成部との間に、それぞれ活電部および非活電部に接続される独立した１層の巻線による静電シ−ルド層を備える、スイッチングトランスの技術を開示している。
【００７１】
上記従来の技術では銅箔に励起される電圧は小さいので銅箔は静電シールドとして機能するが、特許文献３で開示されている静電シールド巻線には、１次巻線または２次巻線の電圧と同等の大きな電圧が励起される。１次巻線と１次側の静電シールド巻線、および２次巻線と２次側の静電シールド巻線とは密に巻かれるので、結局、特許文献３で開示されている技術では、従来の銅箔で行う静電シールドと同等のシールド特性を得ることは不可能である。従って、開示された技術によって、スイッチング電源回路の雑音を除去することは不可能であった。
【００７２】
解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、インバータ電源からのスイッチングトランスのノイズ発生を抑えるために、従来のシールド用のショートリングによる方法の代わりに、コイルとボビンと磁気コアとを備え、ボビンはコイルが巻かれる巻回部と、巻回部を挟むように設けられた側板部とを具備し、各側板部の表面には巻回部を一巡するように磁気コアを配置するための凹部分が設けられたトランス本体と、トランス本体を覆う収納ケースと、収納ケースの内面に設けられ、トランス本体を覆う導体からなるシールドケースと、トランス本体が設けられた収納ケースに注入された樹脂とから、低背型スイッチングトランスを構成する技術を開示している。
【００７３】
特許文献４では、スイッチングトランスのノイズ問題をスイッチングトランスからの放射電磁波だけとみなしているが、スイッチングトランスの最大のノイズ問題は、１次側と２次側の高周波電磁結合である。従って、開示された技術によって、インバータ電源のノイズ問題を解決することは不可能であった。
【００７４】
解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、インバータ等に使用されるパルストランスの、低域における伝送効率を高くすると共に、所定レベル以上の高域の場合における結合状態の減衰量を確保し、不要な信号や雑音（ノイズ）を低減するために、機械的に隙間なく閉磁路を形成する閉磁路コアと、この閉磁路コアを巻軸としてそれぞれ閉磁路コアの離れた位置に巻回された一次巻線及び二次巻線と、一次巻線及び二次巻線の間に配置され、所定レベル以上の高周波帯域において一次巻線と二次巻線との容量結合を低下させるように容量結合を制御する結合制御コア部とを備える技術を開示している。
【００７５】
電磁気学によると、変成器は、１次巻線に印加される定常エネルギによって静磁気エネルギが蓄積され、２次巻線から静磁気エネルギを放出する。静磁気エネルギの蓄積と放出の効率が高い変成器が、一般に高い性能を有すると考えられる。一方、変成器の１次巻線に印加される電磁波が２次巻線に漏洩すると、該変成器を搭載する機器の電磁環境適合性（ＥＭＣ）や信号品位（シグナルインテグリティ）が低下する。特許文献５で開示されている技術は、１次巻線と２次巻線がＥ型コアの２個所の脚の部分に分けて配置されているので、１次巻線と２次巻線との間の高周波電磁結合は低いと考えられる。しかし、静磁気エネルギに対す磁気結合が低くなる。従って、開示された技術によって、インバータ電源のノイズ問題の解決と、小型軽量化や電力変換効率向上との両立を実現することは不可能であった。
【００７６】
解決しようとする問題点の第６は、特許文献６および特許文献７に関する。特許文献６および特許文献７は、簡単な構造で安定した直流重畳特性を実現し、また漏れ磁束を低減し、かつ低コストの線輪部品すなわちチョークコイルを提供することを目的としており、開磁路線輪部品の周辺を閉磁路化のため、ペースト状の流動体から成る軟磁性金属粉末と熱硬化性樹脂との混成物にてモールドすることにより、十分な直流重畳特性を可能にする技術を開示している。
【００７７】
特許文献６および特許文献７は、チョークコイルに限定し、モールド用の混和物には軟磁性体粉末に限定しているため、高速スイッチング素子を使用する高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに使用し、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れたパルストランスに適用することは不可能であった。
【００７８】
アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。アナログ回路の歴史は古く、特に工学においては経験則等の適用によって、電磁気学に戻らなくても、従来の交流回路理論や電気通信工学に従う回路設計において、実用上、問題が生じることはほとんど無かった。
【００７９】
一方、アナログ回路の場合と異なり、スイッチング回路における状態の変化の始まりと終わりは明確である。スイッチング回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は当然ながら大きなレベルの電磁波を励起する。スイッチング回路における電界または磁界の変化は間歇的である。さらに、半導体集積回路中の約９割を占めるデータ処理回路においては、一般にスイッチングの周期は不定である。
【００８０】
以上のようにアナログ回路とスイッチング回路は、電磁気学の観点からは大きく異なっている。しかし、従来の電気通信工学や交流回路理論では、間欠的な回路動作を想定した回路すなわちパルス回路の設計は、電磁気学とは関係のない前述のような手法で行われ、解析は、スイッチング波をひずみ波の一種と考えるフーリエ変換法が適用されてきた。
【００８１】
フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されている。これらの高調波は始まりと終わりが無い多数の正弦波である。回路上の信号を高調波毎に解析してその結果を加算すれば、スイッチング回路の解析が可能となる。しかし、フーリエ変換法は数学の一手法であり、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではないため、ディジタル回路で発生する瞬時現象の解析は、現実との乖離が甚だしく、不可能である。
【００８２】
たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と1[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないＣＭＯＳ回路を使用する半導体集積回路内のある長さの配線または伝送線路が、１[GHz]の振幅を１／２に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果ではほぼ１／２以下に低下する。
【００８３】
しかし、電磁気学に従うと、スイッチング波の振幅は直流電源から供給される静電エネルギによって維持される。静電エネルギは波ではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。
【００８４】
この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを示している。すなわち、この事実は、スイッチング回路やディジタル回路上での瞬時の変化と比較的長い期間の挙動を矛盾無く説明できる、統一した設計および解析のための理論が、新たに構築されなければならないことを示唆している。
【００８５】
本発明は、上記問題を根本的に解決する手段を提供することを目的の一つとしている。
【課題を解決するための手段】
【００８６】
上記課題を解決するため、請求項1記載の発明は、パルストランスに係り、スイッチング素子によって駆動される、少なくとも１つの１次巻線と少なくとも１つの２次巻線とを有するパルストランスにおいて、該パルストランスが、該パルストランスの１次巻線に、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数の電磁波を印加したときに、前記パルストランスの内部で前記電磁波の振幅を１／１０以下に減衰させる能力を有する損失パルストランスとして設計されて成ることを特徴としている。
【００８７】
また、請求項２記載の発明は、パルストランスに係り、請求項１記載の損失パルストランスにおいて、前記損失パルストランスを構成する巻線構造と外部接続端子とを接続する配線が、導体と、該導体表面に形成される絶縁体と、該絶縁体の表面に形成される半導体とで構成される損失線路、または、導体と、該導体表面に形成される前記半導体と、該半導体の表面に形成される絶縁体とで構成される損失線路であることを特徴としている。
【００８８】
また、請求項３記載の発明は、パルストランスに係り、請求項１から請求項２記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の長さが、１０[mm]以上であることを特徴としている。
【００８９】
また、請求項４記載の発明は、パルストランスに係り、請求項１から請求項３記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の特性インピーダンスが、前記損失パルストランスを搭載する印刷配線基板の特性インピーダンスに±２０％以内の精度で等しいことを特徴としている。
【００９０】
また、請求項５記載の発明は、パルストランスに係り、請求項１から請求項４記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、半導体膜で覆われた２本の導体を柔軟性のある絶縁体樹脂中に埋め込んで形成されることを特徴としている。
【００９１】
また、請求項６記載の発明は、パルストランスに係り、請求項１から請求項５記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、２層の導体層の間に絶縁層と半導体層を有する印刷配線基板上に形成されることを特徴としている。
【００９２】
また、請求項７記載の発明は、パルストランスに係り、請求項１から請求項６記載の損失パルストランスにおいて、前記半導体が、無機半導体または有機半導体であって１０[S/m]以上の導電率を有するように設計されて成ることを特徴としている。
【００９３】
また、請求項８記載の発明は、パルストランスに係り、請求項１から請求項７記載の損失パルストランスにおいて、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）であることを特徴としている。
【００９４】
また、請求項９記載の発明は、パルストランスに係り、請求項１から請求項８記載の損失パルストランスにおいて、前記半導体が、１０１５[cm-3]以上のリンをドーピングしたｎ型シリコン、１０１６[cm-3]以上のボロンをドーピングしたｐ型シリコン、または、不純物を混合した、アモルファスシリコン、またはアルミナ、またはジルコニア、またはカーバイド、またはニトライド、またはシリサイド、またはシリコンカーバイド、またはシリコンナイトライド、またはマグネシウムナイトライド、または酸化亜鉛であることを特徴としている。
【００９５】
また、請求項１０記載の発明は、パルストランスに係り、請求項１から請求項９記載の損失パルストランスにおいて、前記半導体が、請求項４から請求項６記載の半導体または最大長が１００ナノメートル以下の前記半導体の粒子を混合した、樹脂であることを特徴としている。
【発明の効果】
【００９６】
高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに主として使用されるパルストランスに、非特許文献１および非特許文献２に示される孤立電磁波コンセプトに従う本発明を適用すると、電磁気学に忠実なパルストランスの設計や解析を容易に行うことが出来る。
【００９７】
また、高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータに主として使用されるパルストランスに孤立電磁波コンセプトに基づく本発明を適用すると、高速スイッチングパルスを印加するパルストランスに不可欠であったスナバや整合終端回路が全く不要となる。
【００９８】
また、パルストランスに孤立電磁波コンセプトに基づく本発明を適用すると、高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータなどの変換効率、信号品位（シグナルインテグリティ）、ならびに電磁環境適合性（ＥＭＣ）を高めるために、小型軽量化や高性能化が可能となる。
【発明を実施するための最良の形態】
【００９９】
以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。
【０１００】
（実施の形態１）
図４は、損失線路の一例である。
【０１０１】
図４において、損失巻線は、導体１２、絶縁体１３、および半導体１４によって構成されている。
【０１０２】
図５は、損失パルストランスの断面構造の一例である。
【０１０３】
図５において、損失パルストランスは、巻枠１５、磁心１６、巻線１７、樹脂１８、一次巻線外部端子１９、２０、一次巻線内部端子２１、２２、固定用の端子２３、２４、二次巻線内部端子２５，２６、二次巻線外部端子２７、２８、樹脂基板２９、および樹脂箱３０で構成されている。
【０１０４】
図６は、損失パルストランスの内部配線構造の一例である。
【０１０５】
図６において、損失パルストランスの内部配線構造は、一次巻線外部端子１９、２０と一次巻線内部端子２１、２２との間を接続するための、図４の断面を有する損失線路３１を樹脂箱３０に内蔵している。損失線路３１は、図４の断面構造を有し、導体１２の半径が０．５[mm]、半導体１４の厚さが０．１[mm]、２本の導体１２間の中心距離が２
[mm]であるとすると、式（８）から、損失線路３１の特性インピーダンスは５０．８[Ω]となる。
【０１０６】
Ｚ０の特性インピーダンスを有する損失線路を構成する絶縁体の導電率が無限大、半導体の導電率がσＰである場合、絶縁体中を進行するインピーダンスＺ０を有する電磁波の一部が固有インピーダンスＺＰを有する半導体中に侵入する。該半導体中に進行中にした電磁波はＴＥＭ波以外の通信に役立たない電磁波であって全てが損失となる。半導体の導電率を実際に損失に関わる割合で修正したものを半導体の実効導電率と定義すると、実効導電率σ
Ｐ１は次式から求めることができる。
【０１０７】
【数１７】
【０１０８】
実効導電率がσ Ｐ１のときの減衰定数αＰ１は次式から求めることが出来る。
【０１０９】
【数１８】
【０１１０】
図５において、図４の断面構造を有する損失線路３１が、導電率が無限大の絶縁体と導電率が１００[S/m]の半導体を有し、長さが１[cm]で、特性インピーダンスが端子１９，２０を経由して５０．８[Ω]の印刷配線基板上の伝送線路に接続されているときの、損失線路３１の透過係数Ｓ２１は、式（１０）、（１１）、（１７）および（１８）から、１[GHz]で−４３ｄＢ、１０[GHz]で−１６２ｄＢとなる。これらの値の妥当性については、実施の形態３に示すＤＣ−ＤＣコンバータへの適用例で検証する。
【０１１１】
（実施の形態２）
【０１１２】
図７は、損失パルストランスの断面構造の他の一例である。
【０１１３】
図８は、印刷配線基板３８の損失パルストランス搭載面の配線構造の一例である。図９は、図８のＸ−Ｘ’から見た印刷配線基板３８の断面図である。
【０１１４】
図７と図８において、損失パルストランスは、巻枠１５、磁心１６、巻線１７、一次巻線外部端子１９、２０、一次巻線内部端子２１、２２、一次巻線の印刷配線基板３８との接続端子３２，３３、二次巻線内部端子２５，２６、二次巻線外部端子３４、３５、巻枠１５に孤立して配置されて固定され印刷配線基板３８のビア８３と８４に接続される端子３６および３７、および印刷配線基板３８で構成されている。端子３４と３５は、印刷配線基板３８のバカ穴８１、８２の中心部を非接触で貫通しており、損失パルストランスが搭載される印刷配線基板に直接接続される。
【０１１５】
図７と図８において、端子１９および３２は、印刷配線基板３８のグランドプレーン９０に接続されているビア７７，７９に接続される。端子２０は、印刷配線基板３８上のストリップ導体８９の一端に接続されているビア７８に接続される。端子３３は、印刷配線基板３８上のストリップ導体８９の他端に接続されているビア８０に接続される。
【０１１６】
印刷配線基板３８は、２枚の片面銅張り板２枚を半導体プリプレグで貼り合わせて構成されている。
【０１１７】
図９は、図８のＸ−Ｘ’から見た印刷配線基板３８の断面図である。
【０１１８】
図９において、ストリップ導体８９、グランドプレーン９０、絶縁体層８６、および半導体層８７で構成されるマイクロストリップ線路は、損失線路を構成する。
【０１１９】
図８および図９において、ストリップ導体８９およびグランドプレーン９０の厚さを３５[μm]、絶縁体層８６の厚さを５００[μm]、半導体層８７の厚さを５０[μm]、ストリップ導体８９のストリップ導体の幅を１[mm]、絶縁体層の比誘電率を４とすると、マイクロストリップ線路の特性インピーダンスは、式（９）から、４９．６[Ω]となる。
【０１２０】
図８および図９において、絶縁体層の導電率が無限大、半導体層の導電率が１００[S/m]であり、ストリップ導体の実効長が１[cm]のとき、端子７８、７９を経由して５０[Ω]の印刷配線基板上の伝送線路に接続されているときの、刷配線基板３８上の損失線路の透過係数Ｓ２１は、式（１０）、（１１）、（１７）および（１８）から、１[GHz]で−４３ｄＢ、１０[GHz]で−１６２ｄＢとなる。これらの値の妥当性については、実施の形態３に示す損失パルストランスのＤＣ−ＤＣコンバータへの適用例で検証する。
【０１２１】
（実施の形態３）
本実施の形態は、実施の形態１および２の損失パルストランスをフォワード型ＤＣ−ＤＣコンバータに使用したときの伝送線路上での孤立電磁波の挙動に関する。
【０１２２】
図１０において、フォワード型ＤＣ−ＤＣコンバータは、直流電源５１と、スイッチング用のＮチャネルMOS FET５５と、ＮチャネルMOS FET５５と直流電源５１の間に接続され導体５２と５３からなる伝送線路５４と、損失パルストランス６０と、損失パルストランス６０の一次巻き線端子６２，６３とMOS FET５５との間に接続され導体５６と５７からなる伝送線路５８と、損失パルストランス６０の一次巻き線端子６１と６３の間に接続されるダイオード５９と、損失パルストランス６０の二次巻き線端子６４と６６に接続されるダイオード６６、６７と、チョークコイル７１と、チョークコイル７１とダイオード６７との間に接続され導体６８と６９からなる伝送線路７０とコンデンサ７２とで構成されている。なお、伝送線路５４と５８の特性インピーダンスは５０[Ω]である。
【０１２３】
図１０において、ＮチャネルMOS FET５５がオンすると、立ち上がりの期間に、伝送線路５８上のＣ点に、図１１に示す負の極性を有する孤立電磁波が励起される。Ｃ点に励起された孤立電磁波を構成する孤立電界波４１は、式（１６）で定義される波長λｓを維持しつつ、図１１に示す先頭部の包絡曲線４３に沿って指数的に振幅を減少させながら伝送線路５８中を進行しＤ点に到達する。
【０１２４】
指数的に減衰する電界は、式（２）に従うと、孤立電界波の減衰分を補う形の電位を発生させる。この電界は静電界であって、孤立電界波が伝送線路上に図１０における直流電源５１から静電エネルギを引き出すことによって生じる。
【０１２５】
孤立電磁波は、静電界を伝送線路上に分布させつつ伝送線路５８の電位をＣ点からＤ点まで一定に保ちつつ進行する。本実施の形態においては伝送線路５２と伝送線路５８の特性インピーダンスが等しいので、孤立電界波７がＤ点に到達する伝送線路５０の電位は−Ｅ／２ [V]の定常値となる。
【０１２６】
Ｄ点には実施の形態１または実施の形態２の損失パルストランスが接続されている。実施の形態１および２の損失パルストランスには、図１０端子６１と端子６２に接続されている一次巻線が無いが、本実施の形態での説明には不用であるので、省略した。
【０１２７】
Ｄ点に到達した孤立電磁波７は損失パルストランス６０の一次巻き線に向かって進む過程で、損失パルストランス６０中の損失線路により、１[GHz]で−４３ｄＢだけ減衰する。大きく減衰した孤立電磁波７は変位電流または電束電流の考え方に従って損失パルストランス６０の二次巻線に進むが、孤立電磁波が引き出してきた静電エネルギは絶縁体を透過できないので、線路５７上の電位の上昇は一次巻線までで停止する。なお、立ち上がり時間が０．３[ns]のＮチャネルMOS FETの前記実効周波数は１[GHz]となる。
【０１２８】
図１１は、伝送線路５８上のＣ点とＤ点の孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
【０１２９】
損失パルストランス６０中の損失線路上を孤立電磁波が進行する場合の孤立電磁波の尖頭部の包絡曲線は、式（１１）の指数項から求まる減衰曲線となる。孤立電磁波の尖頭部が式（１１）の指数項で減衰するときの孤立電界波による伝送線路の長さ方向の電位の変化は、電界の減衰特性に依存すると考えられ、次式から求められる。
【０１３０】
【数１９】
【０１３１】
式（１９）は、孤立電界波が損失パルストランス６０中の損失線路路上を進行中に、損失線路の電位を上昇させる能力が減少することを静電エネルギが補い、結果的に孤立電界波が進行中の損失パルストランス６０中の損失線路の−Ｅ／２ [V]の電位および損失パルストランス６０の一次巻き線の−Ｅ／２ [V]の電位は減衰しない。
【０１３２】
図１０において、ＮチャネルMOS FET５５がオンすると、立ち上がりの期間に、前述の伝送線路５８上のＣ点と同時に、伝送線路５４上のＢ点に図１２に示す正の極性を有する孤立電磁波が励起される。Ｂ点に励起された孤立電磁波を構成する孤立電界波４２は、式（１６）で定義される波長λｓを維持し、伝送線路５４の電位を−Ｅ[V]から−Ｅ／２
[V]に上昇させつつＡ点に向かって進行する。
【０１３３】
Ａ点に接続されている直流電源５１は理想電源であって端子インピーダンスがゼロであるとする。孤立電界波４２がＡに到達すると、反射して極性を反転させ、伝送線路５４の電位を−Ｅ[V]に戻しつつてＢ点まで進む。孤立電界波４２がＢ点に到達した時点で、ＮチャネルMOS FET５５がオンを維持していると、孤立電界波４２は伝送線路５８上のＣ点を通ってＤ点に向かう。
【０１３４】
Ｄ点に到達した孤立電磁波４２は損失パルストランス６０の一次巻き線に向かって進む過程で、損失パルストランス６０中の損失線路により、１[GHz]で−４３ｄＢだけ減衰するが、前述のように損失パルストランス６０の一次巻き線の電位を−Ｅ[V]の定常値にする。従って、損失パルストランス６０中の損失線路は、損失パルストランス６０を駆動するためのＮチャネルMOS FET５５の静電エネルギ供給能力を減ずることはない。
【０１３５】
損失パルストランス６０中の損失線路上で大きく減衰した孤立電磁波７は変位電流または電束電流の考え方に従って損失パルストランス６０の二次巻線に進むが、孤立電磁波が引き出してきた静電エネルギは絶縁体を透過できないので、電位の−Ｅ[V]までの降下は一次巻線までで停止する。
【０１３６】
孤立電磁波７が損失パルストランス６０の一次巻き線に到達するまでの間は、直流電源５１から線路５８を充電するための静電エネルギが供給される。孤立電磁波７が損失パルストランス６０の一次巻き線に到達後は、ＮチャネルMOS FET５５がオフするまで、損失パルストランス６０に静磁気エネルギを蓄積するために、引き続き直流電源５１から静電エネルギが供給される。この期間、直流電源５１から直流電流の供給が観測されるが、この電流は定常電流である。伝送線路５８を充電する期間の電流は、伝送線路５８上の電位を伝送線路５８の特性インピーダンスで割った値である。
【０１３７】
伝送線路５８上および損失パルストランス６０中を孤立電磁波が通過する際に、変位電流または電束電流が観測されるが、これは孤立電磁波が保有する電磁波エネルギすなわちポインチングベクトルによる瞬時の電流である。
【０１３８】
図１３は、伝送線路５４上のＡ点の時間軸上で表した伝送線路上の電位曲線４５の一例である。図１４は、伝送線路５４上のＢ点の時間軸上で表した伝送線路上の電位曲線４６の一例である。図１５は、伝送線路５８上のＣ点の時間軸上で表した伝送線路上の電位曲線４７の一例である。図１６は、伝送線路５８上のＤ点の時間軸上で表した伝送線路上の電位曲線４８の一例である。電流については前述の通りであって図は省略した。
【０１３９】
図１３から図１６において、ｔ１は、伝送線路５８上のＣ点に励起された孤立電磁波がＤ点に到達するまでの時間である。ｔ２は、伝送線路５４上のＢ点に励起された孤立電磁波がＡ点で反射してＢ点に戻るまでの時間である。ｔ３は、伝送線路５４上のＢ点に励起された孤立電磁波がＡ点で反射して、Ｂ点およびＣ点を経て伝送線路５８上のＤ点に到達するまでの時間である。
【０１４０】
図１６から、伝送線路５８上のＤ点の信号波形の立ち上がり時間は、伝送線路５４や伝送線路５８の損失または減衰定数に無関係であること、および、波源であるＮチャネルMOS FET５５の立ち上がり時間と、ＮチャネルMOS FET５５と直流電源５１との間に接続されている伝送線路５４の長さに依存していることが判る。
【０１４１】
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒ[m]の距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
【０１４２】
【数２０】
【０１４３】
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０[m]の距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＣＩＳＰＲ２２）で決められており、３０[MHz]から２３０[MHz]で３０[dBμV/m]、２３０[MHz]から１[GHz]で３７[dBμV/m]である。式(２０)から、例えば２３０[MHz]での許容放射電力値を求めると、２[nW]となる。
【０１４４】
図１７は従来のパルストランスの断面構造の一例である。
【０１４５】
図１７において、従来のパルストランスは、巻枠９２、磁心９３、巻線９４、樹脂９１、端子９５で構成されている。
【０１４６】
図１０のフォワード型ＤＣ−ＤＣコンバータの入力電力を１００[W]とし、ＮチャネルMOS FET５５の立ち上がり時間を０．３[ns]、オン時間を３０[ns]とすると、孤立電磁波のエネルギは１[W]となる。この内の０．１％がパルストランスから大気中に放射され、さらにその内の１０−４の電力を２３０[MHz]の線形電磁波が有しているとすると、２３０[MHz]の放射妨害波の電力は、１００ [nW]となる。この値は、前記クラスＢ情報技術装置の許容放射電力値を大幅に上回る。
【０１４７】
実施の形態１および２の損失パルストランスにおいては、損失パルストランス中の損失線路の透過係数が、立ち上がり時間０．３[ns]のときの実効周波数である１[GHz]において、−４３ｄＢであるので、前記条件での２３０[MHz]の放射妨害波の電力は、０．７[nW]となり、前記クラスＢ情報技術装置の許容放射電力値を充分満たす。
【０１４８】
実施の形態１および２の損失パルストランスにおいては、損失パルストランス中の損失線路の長さを１[cm]とした。透過係数は、式（１１）に示すように、損失線路の長さに対して指数的に減少するので、長さを選択することによって容易に大きな減衰特性を得ることが出来る。従って、本特許に依れば、特にＥＭＣ対策部品や電磁シールド材を使用しなくても、パルストランスが原因のＥＭＣ問題はほぼ解消されると考えられる。
【０１４９】
（実施の形態４）
図１８は、試作した低インピーダンスを有する損失線路の構造の一例である。
【０１５０】
低インピーダンスを有する損失線路は、導体９６、弁金属９７、絶縁体９８、半導体９９、および導電性接着剤１００とで構成され、弁金属９７は図１７に示すように線路長方向に引き出されている。引き出された弁金属９７の線路長方向の両端が陽極端子となり、導体９６の線路長方向の両端が負極端子となる。
【０１５１】
試作した低インピーダンスを有する損失線路は、線路部の幅が１[mm]で長さが１６[mm]を有するエッチング処理が施されたアルミニウム薄膜が弁金属９７として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された１０[nm]の厚さの酸化アルミニウム被膜が絶縁体９８に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが半導体９９に相当し、厚さは約2.5μmである。
【０１５２】
ポリピロールの上に約３０[μm]の厚さに塗布されたカーボングラファイトとカーボングラファイトの上に塗布された熱硬化性銀ペーストが導電性接着剤１００に相当する。導電性接着剤１００によって幅が１[mm]で長さが１６[mm]の銅板が接着されおりこれが導体９９に相当する。半導体として使用するポリピロールの導電率は１５００[S/m]、絶縁体として使用する酸化アルミニウムの比誘電率は１０である。
【０１５３】
図１９は、試作した低インピーダンスを有する損失線路の透過係数 (S２１) 特性の一例である。
【０１５４】
図１９には、低インピーダンスを有する損失線路の部分の長さを４[mm]、８[mm]、１６[mm]および２４[mm]としたときの特性と、従来の２種類のチップセラミックコンデンサの特性を示している。
【０１５５】
低インピーダンスを有する損失線路を構成する平行板の静電容量をＣとすると、エッチングによる対向面積の拡大率kは、次式から得られる。
【０１５６】
【数２１】
【０１５７】
回路に並列に使用される場合を想定したコンデンサのインピーダンスＺCは散乱行列透過係数（Ｓ21）から求めることが出来る。測定系のケーブルの特性インピーダンスＺ0が５０[Ω]であって、透過係数 (S２１)が１よりかなり小さい場合は、ＺCと透過係数 (S２１)の関係は簡略化されて次式のようになる。
【０１５８】
【数２２】
【０１５９】
図１９において、コンデンサとして作用していると考えられる１００ｋ[kHz]における１６[mm]の長さで1[mm]の幅の低インピーダンスを有する損失線路の透過係数(S２１)は約−４６ｄＢである。このときのコンデンサとしてのインピーダンスＺＣは式（２２）から求めることが出来、静電容量Ｃは１２[μF]となる。この値および既定の他のパラメータを式（２１）に代入すると、エッチングによる対向面積の拡大率kは、８５、幅の拡大率ｋ’は９．２となる。
【０１６０】
このときの、平行板線路として作用する場合の特性インピーダンスは、式（７）のｗを９．２ｗとして求めることが出来、０．１３[mΩ]となる。
【０１６１】
本実施の形態の低インピーダンス損失線路の、特性インピーダンスが５０[Ω]の線路に対する透過係数（Ｓ21）は、式（１０）、（１１）、（１７）および（１８）を使用して求めることが出来る。線路長が８[mm]の場合は、１０ [MHz]で−６３ｄＢ、１００[MHz]で−８２ｄＢ、１[GHz]で−１２９ｄＢとなる。線路長が１６[mm]の場合のＳ21は、同様にして、１０
[MHz]で−７７ｄＢ、１００[MHz]で−１１６ｄＢ、１[GHz]で−２０８ｄＢとなる。
【０１６２】
これらの特性は、図１９の特性と大略一致する。実測と計算結果との間に生じる差異は、アルミニウム薄膜のエッチング部の構造が非常に複雑であるためである。従って、実施の形態１および２における、損失線路の特性インピーダンス並びに透過係数 (S２１)は、エッチング処理を行わない場合はほぼ正確に計算で求めることが可能であるし、エッチング処理を行う場合においても、実用上支障のない精度で計算によって求めることが可能である。
【産業上の利用可能性】
【０１６３】
この発明は、孤立電磁波コンセプトに従うことによって、高周波ＤＣ−ＤＣコンバータに使用するパルストランスの設計や解析を非常に容易に行うことが可能にする。
【０１６４】
この発明は、周波ＤＣ−ＤＣコンバータに使用するパルストランスの、変換効率、信号品位（シグナルインテグリティ）、および電磁環境適合性（ＥＭＣ）を、未熟な技術者でも容易に向上させることが出来る。
【０１６５】
また、本発明は、パルストランスの電磁シールド、並びにパルストランスを使用する機器のＥＭＣ対策部品や材料の使用を削減できるとともに、高速スイッチングパルスを印加するパルストランスに不可欠であったスナバや整合終端回路を不要とするので、機器の小型軽量化、製造コスト低減、設計期間短縮を可能にする。
【図面の簡単な説明】
【０１６６】
【図１】図１は、プッシュプル回路に関する等価回路の一例である。
【図２】図２は、負荷側の伝送線路上の電界波形と電位波形の一例である。
【図３】図３は、電源供給側の伝送線路上の電界波形と電位波形の一例である。
【図４】図４は、伝送線路構造の一例である。
【図５】図５は、損失パルストランスの断面構造の一例である。
【図６】図６は、損失パルストランスの内部配線構造の一例である。
【図７】図７は、損失パルストランスの断面構造の他の一例である。
【図８】図８は、印刷配線基板３８の損失パルストランス搭載面の配線構造の一例である。
【図９】図９は、図８のＸ−Ｘ’から見た印刷配線基板３８の断面図である。
【図１０】図１０は、フォワード型スイッチング電源回路の一例である。
【図１１】図１１は、図１０の伝送線路５８上を進行する孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
【図１２】図１２は、図１０の伝送線路５４上を進行する孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
【図１３】図１３は、図１０の伝送線路５４上のＡ点の時間軸電位波形の一例である。
【図１４】図１４は、図１０の伝送線路５４上のＢ点の時間軸電位波形の一例である。
【図１５】図１５は、図１０の伝送線路５８上のＣ点の時間軸電位波形の一例である。
【図１６】図１６は、図１０の伝送線路５８上のＤ点の時間軸電位波形の一例である。
【図１７】図１７は、従来のパルストランスの断面構造の一例である。
【図１８】図１８は、試作した低インピーダンスを有する損失線路の構造の一例である。
【図１９】図１９は、試作した低インピーダンスを有する損失線路の透過 (S２１) 特性の一例である。
【符号の説明】
【０１６７】
1
プッシュプル回路
2
ＰチャネルMOS FET
3
、55 ＮチャネルMOS FET
4
、51 直流電源
5
、6、54、58、70 伝送線路
7
整合終端抵抗
8
、10、41、42 孤立電界波
9
、11、45、46、47、48 伝送線路上の電位波形
12
、52、53、56、57、68、69 導体
13
、98 絶縁体
14
、99 半導体
15
、92 巻枠
16
、93 磁心
17
、94 巻線
18
、91 樹脂
19
、20、21、22、23、24、25、26、27、28、31、32、33、34、35、61、62、63、64、65、73、74、95 端子
29
樹脂基板
30
樹脂箱
31
損失線路
38
印刷配線基板
43
孤立電界波の尖頭部の包絡曲線
59
、66、67 ダイオード
60
損失パルストランス
77
、78、79、80、83、84 ビア
81
、82 バカ穴
85
、88 導体層
86
絶縁体層
87
半導体層
89
ストリップ導体
90
グランドプレーン
96
導体
97
弁金属
100導電性接着剤
【特許請求の範囲】
【請求項１】
スイッチング素子によって駆動される、少なくとも１つの１次巻線と少なくとも１つの２次巻線とを有するパルストランスにおいて、該パルストランスが、該パルストランスの１次巻線に、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数の電磁波を印加したときに、前記パルストランスの内部で前記電磁波の振幅を１／１０以下に減衰させる能力を有する損失パルストランスとして設計されて成ることを特徴とする、パルストランス
【請求項２】
請求項１記載の損失パルストランスにおいて、前記損失パルストランスを構成する巻線構造と外部接続端子とを接続する配線が、導体と、該導体表面に形成される絶縁体と、該絶縁体の表面に形成される半導体とで構成される損失線路、または、導体と、該導体表面に形成される前記半導体と、該半導体の表面に形成される絶縁体とで構成される損失線路であることを特徴とする、パルストランス
【請求項３】
請求項１から請求項２記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の長さが、１０[mm]以上であることを特徴とする、パルストランス
【請求項４】
請求項１から請求項３記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の特性インピーダンスが、前記損失パルストランスを搭載する印刷配線基板の特性インピーダンスに±２０％以内の精度で等しいことを特徴とするパルストランス
【請求項５】
請求項１から請求項４記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、半導体膜で覆われた２本の導体を柔軟性のある絶縁体樹脂中に埋め込んで形成されることを特徴とするパルストランス
【請求項６】
請求項１から請求項５記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、２層の導体層の間に絶縁層と半導体層を有する印刷配線基板上に形成されることを特徴とするパルストランス
【請求項７】
請求項１から請求項６記載の損失パルストランスにおいて、前記半導体が、無機半導体または有機半導体であって１０[S/m]以上の導電率を有するように設計されて成ることを特徴とする、パルストランス
【請求項８】
請求項１から請求項７記載の損失パルストランスにおいて、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）であることを特徴とする、パルストランス
【請求項９】
請求項１から請求項８記載の損失パルストランスにおいて、前記半導体が、１０１５[cm-3]以上のリンをドーピングしたｎ型シリコン、１０１６[cm-3]以上のボロンをドーピングしたｐ型シリコン、または、不純物を混合した、アモルファスシリコン、またはアルミナ、またはジルコニア、またはカーバイド、またはニトライド、またはシリサイド、またはシリコンカーバイド、またはシリコンナイトライド、またはマグネシウムナイトライド、または酸化亜鉛であることを特徴とする、パルストランス
【請求項１０】
請求項１から請求項９記載の損失パルストランスにおいて、前記半導体が、請求項４から請求項６記載の半導体または最大長が１００ナノメートル以下の前記半導体の粒子を混合した、樹脂であることを特徴とする、パルストランス
【請求項１】
スイッチング素子によって駆動される、少なくとも１つの１次巻線と少なくとも１つの２次巻線とを有するパルストランスにおいて、該パルストランスが、該パルストランスの１次巻線に、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数の電磁波を印加したときに、前記パルストランスの内部で前記電磁波の振幅を１／１０以下に減衰させる能力を有する損失パルストランスとして設計されて成ることを特徴とする、パルストランス
【請求項２】
請求項１記載の損失パルストランスにおいて、前記損失パルストランスを構成する巻線構造と外部接続端子とを接続する配線が、導体と、該導体表面に形成される絶縁体と、該絶縁体の表面に形成される半導体とで構成される損失線路、または、導体と、該導体表面に形成される前記半導体と、該半導体の表面に形成される絶縁体とで構成される損失線路であることを特徴とする、パルストランス
【請求項３】
請求項１から請求項２記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の長さが、１０[mm]以上であることを特徴とする、パルストランス
【請求項４】
請求項１から請求項３記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路の特性インピーダンスが、前記損失パルストランスを搭載する印刷配線基板の特性インピーダンスに±２０％以内の精度で等しいことを特徴とするパルストランス
【請求項５】
請求項１から請求項４記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、半導体膜で覆われた２本の導体を柔軟性のある絶縁体樹脂中に埋め込んで形成されることを特徴とするパルストランス
【請求項６】
請求項１から請求項５記載の損失パルストランスにおいて、前記損失パルストランスを構成する前記損失線路が、２層の導体層の間に絶縁層と半導体層を有する印刷配線基板上に形成されることを特徴とするパルストランス
【請求項７】
請求項１から請求項６記載の損失パルストランスにおいて、前記半導体が、無機半導体または有機半導体であって１０[S/m]以上の導電率を有するように設計されて成ることを特徴とする、パルストランス
【請求項８】
請求項１から請求項７記載の損失パルストランスにおいて、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）であることを特徴とする、パルストランス
【請求項９】
請求項１から請求項８記載の損失パルストランスにおいて、前記半導体が、１０１５[cm-3]以上のリンをドーピングしたｎ型シリコン、１０１６[cm-3]以上のボロンをドーピングしたｐ型シリコン、または、不純物を混合した、アモルファスシリコン、またはアルミナ、またはジルコニア、またはカーバイド、またはニトライド、またはシリサイド、またはシリコンカーバイド、またはシリコンナイトライド、またはマグネシウムナイトライド、または酸化亜鉛であることを特徴とする、パルストランス
【請求項１０】
請求項１から請求項９記載の損失パルストランスにおいて、前記半導体が、請求項４から請求項６記載の半導体または最大長が１００ナノメートル以下の前記半導体の粒子を混合した、樹脂であることを特徴とする、パルストランス
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００９−２６００８８（Ｐ２００９−２６００８８Ａ）
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願番号】特願２００８−１０８３５７（Ｐ２００８−１０８３５７）
【出願日】平成２０年４月１７日（２００８．４．１７）
【出願人】（７０６００１１２３）株式会社アイキャスト (37)
【Ｆターム（参考）】
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願日】平成２０年４月１７日（２００８．４．１７）
【出願人】（７０６００１１２３）株式会社アイキャスト (37)
【Ｆターム（参考）】
[ Back to top ]