パルス変調回路
【課題】歪みを抑えたパルス状に高周波信号を変調できるパルス変調回路を提供する。
【解決手段】パルス変調回路１Ａは、間欠的な高周波信号を生成するための回路であって、一対のトランジスタＱ３，Ｑ４を含む差動回路２０と、トランジスタＱ３，Ｑ４のうち一方のトランジスタＱ３と直列に接続され、差動信号を出力する一対のトランジスタＱ１，Ｑ２を含む差動回路１０と、差動回路１０から出力された差動信号を各ゲートに受ける一対のトランジスタＱ７，Ｑ８を含む差動回路４０とを備える。一対のトランジスタＱ１，Ｑ２のゲートには相補的なＲＦ信号Ｓｒｆ１，Ｓｒｆ２が入力され、一対のトランジスタＱ３，Ｑ４の各ゲートには相補的なパルス信号Ｓｐ１，Ｓｐ２が入力される。
【解決手段】パルス変調回路１Ａは、間欠的な高周波信号を生成するための回路であって、一対のトランジスタＱ３，Ｑ４を含む差動回路２０と、トランジスタＱ３，Ｑ４のうち一方のトランジスタＱ３と直列に接続され、差動信号を出力する一対のトランジスタＱ１，Ｑ２を含む差動回路１０と、差動回路１０から出力された差動信号を各ゲートに受ける一対のトランジスタＱ７，Ｑ８を含む差動回路４０とを備える。一対のトランジスタＱ１，Ｑ２のゲートには相補的なＲＦ信号Ｓｒｆ１，Ｓｒｆ２が入力され、一対のトランジスタＱ３，Ｑ４の各ゲートには相補的なパルス信号Ｓｐ１，Ｓｐ２が入力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス変調回路に関するものである。
【背景技術】
【０００２】
特許文献１には、パルスレーダ装置においてレーダ波を送信するために用いられるパルスレーダ送信機が開示されている。パルスレーダ装置は、航空機や船舶に搭載され、又は陸上に設置されてパルス状の電波を放射し、ターゲットで反射した反射波を捉えて対象物との相対距離及び相対速度を求める。特許文献１に記載されたパルスレーダ送信機では、発信部から出力された高周波信号が、可変減衰器（ＡＴＴ）によって強度調整された後、スイッチに送られる。スイッチは、所望のパルス幅に対応する間隔で開閉する。これにより、高周波信号はパルス状に成形される。成形後の信号は、複数の増幅器によって増幅されたのち、アンテナから出力される。
【０００３】
特許文献２には、高周波信号のパルス変調を行うパルス変調モジュール、及びこのパルス変調信号を外部に送信して物標の検知を行うレーダ装置が記載されている。パルス変調モジュールは、ゲートバイアス制御回路と、ＦＥＴ増幅器とを備える。ゲートバイアス制御回路は、正の直流定電圧信号を発生する定電圧回路と、ハイ状態とロー状態とをとる状態制御信号を出力する論理回路と、定電圧回路からの正の直流定電圧信号を非反転入力部に入力し、論理回路からの状態制御信号を反転入力部に入力して、ゲートバイアス電圧を出力する反転増幅器とを備える。ＦＥＴ増幅器は、ゲートバイアス制御回路からのゲートバイアス電圧に基づいて、ゲートに入力される高周波信号のパルス変調を行う。
【０００４】
特許文献３には、無線通信装置の受信回路に使用される半導体集積回路が記載されている。この半導体集積回路は、いわゆるギルバートミキサ回路を備える。すなわち、この回路は、ローカル信号を入力する上段トランジスタ回路と、高周波信号を入力する下段トランジスタ回路とが、いわゆる縦積みされた構成を有する。上段トランジスタ回路と電源電位線との間には第１抵抗及び第２抵抗が接続されている。ミキサ回路は、上段トランジスタ回路及び下段トランジスタ回路を介して乗算処理された演算結果を、電源電圧に基づき第１信号及び第２信号として第１抵抗及び第２抵抗にそれぞれ現出する。エミッタフォロア回路は、第１抵抗及び第２抵抗からの出力を受けて電源電圧に基づきインピーダンス変換された第１増幅信号及び第２増幅信号をそれぞれ出力する第１トランジスタと第２トランジスタを有する。入力抵抗を介して反転入力側に第１増幅信号を受けるとともに、非反転入力側に第２増幅信号を受け、出力側と入力抵抗の反転入力側とを接続する帰還抵抗とを有する演算増幅回路とを備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５５９１５号公報
【特許文献２】国際公開第２００５／０９１４９６号パンフレット
【特許文献３】特開２００２−０４３８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜３に記載された回路では、歪みを抑えたパルス状に高周波信号を変調することは難しい。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、歪みを抑えたパルス状に高周波信号を変調できるパルス変調回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明によるパルス変調回路は、間欠的な高周波信号を生成するためのパルス変調回路であって、一対の第１のトランジスタを含む第１の差動回路と、一対の第１のトランジスタのうち一方の第１のトランジスタの一方の電流端子と直列に接続され、差動信号を出力する一対の第２のトランジスタを含む第２の差動回路と、第２の差動回路から出力された差動信号を各制御端子に受ける一対の第３のトランジスタを含む第３の差動回路とを備え、一対の第１のトランジスタ及び一対の第２のトランジスタのうち一方の各制御端子に相補的な高周波信号が入力され、他方の各制御端子に相補的なパルス信号が入力されることを特徴とする。
【０００９】
また、パルス変調回路は、一対の第４のトランジスタを含む第４の差動回路を更に備え、一対の第４のトランジスタのうち一方の第４のトランジスタが一対の第２のトランジスタのうち一方の第２のトランジスタと並列に接続されており、他方の第４のトランジスタが一対の第２のトランジスタのうち他方の第２のトランジスタと並列に接続されており、一方の第４のトランジスタの制御端子には一方の第２のトランジスタの制御端子に入力される高周波信号とは逆相で同周期の高周波信号が入力され、他方の第４のトランジスタの制御端子には他方の第２のトランジスタの制御端子に入力される高周波信号とは逆相で同周期の高周波信号が入力されていることを特徴としてもよい。この場合、パルス変調回路は、一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備え、第６のトランジスタの制御端子にはローレベルの直流信号が入力されると尚良い。
【００１０】
また、パルス変調回路は、一対の第４のトランジスタを含む第４の差動回路と当該一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備えており、当該一対の第４のトランジスタは一対の第１のトランジスタの出力を受けその位相を反転して第１のトランジスタの出力に戻しており、第６のトランジスタの制御端子にはローレベルの直流信号が入力されることを特徴としてもよい。
【００１１】
また、パルス変調回路は、一対の第１のトランジスタのうち他方の第１のトランジスタの一方の電流端子と直列に接続される一対の第５のトランジスタを含む第５の差動回路を更に備え、一対の第５のトランジスタのうち一方の第５のトランジスタの制御端子にハイレベルの直流信号が入力され、他方の第５のトランジスタの制御端子にローレベルの直流信号が入力されることを特徴としてもよい。
【発明の効果】
【００１２】
本発明によるパルス変調回路によれば、歪みを抑えたパルス状に高周波信号を変調できる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１実施形態に係るパルス変調回路の構成を示す回路図である。
【図２】図２（ａ）は、トランジスタＱ１のゲートに入力されるＲＦ信号の信号波形を概略的に示している。図２（ｂ）は、トランジスタＱ２のゲートに入力されるＲＦ信号の信号波形を概略的に示している。
【図３】図３（ａ）は、トランジスタＱ３のゲートに入力されるパルス信号の信号波形を概略的に示している。図３（ｂ）は、トランジスタＱ４のゲートに入力される相補信号の信号波形を概略的に示している。
【図４】図４（ａ）は、ノードＮ１からソースフォロワ回路へ出力される信号波形を概略的に示している。図４（ｂ）は、ノードＮ２からソースフォロワ回路へ出力される信号波形を概略的に示している。
【図５】図５は、出力信号の波形を概略的に示している。
【図６】図６（ａ）は、本実施形態のパルス変調回路の出力波形を示すグラフである。図６（ｂ）は、直流遮断用キャパシタを介して得られる出力波形を示すグラフである。
【図７】図７は、本発明の第２実施形態に係るパルス変調回路の構成を示す回路図である。
【図８】図８（ａ）は、本実施形態のパルス変調回路の出力波形を示すグラフである。図８（ｂ）は、第１実施形態のパルス変調回路の出力波形を示すグラフである。
【図９】図９は、本発明の第３実施形態に係るパルス変調回路の構成を示す回路図である。
【図１０】図１０は、本発明の第４実施形態に係るパルス変調回路の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら本発明によるパルス変調回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、以下の説明において、トランジスタとはバイポーラ型トランジスタ及び電界効果トランジスタ（ＦＥＴ）の双方を含むものとする。トランジスタがバイポーラ型トランジスタである場合、ゲートをベース、ドレインをコレクタ、ソースをエミッタとそれぞれ読み替えるものとする。
【００１５】
（第１の実施の形態）
図１は、本発明の第１実施形態に係るパルス変調回路１Ａの構成を示す回路図である。本実施形態のパルス変調回路１Ａは、間欠的な（パルス状の）高周波信号を生成するための回路であって、具体的には、バースト信号によりＲＦ信号のオン／オフを行うパルスレーダ用信号源回路（バースト信号発生回路）である。図１に示すように、パルス変調回路１Ａは、差動回路１０，２０及び４０を備える。また、パルス変調回路１Ａは、２つのソースフォロワ回路３１及び３２、並びに４つの電流源１１〜１４を備える。
【００１６】
差動回路１０は、本実施形態における第２の差動回路である。差動回路１０は、一対のトランジスタ（第２のトランジスタ）Ｑ１及びＱ２を含む。また、差動回路２０は、本実施形態における第１の差動回路である。差動回路２０は、一対のトランジスタ（第１のトランジスタ）Ｑ３及びＱ４を含む。トランジスタＱ１及びＱ２は、トランジスタＱ３及びＱ４のうち一方のトランジスタＱ３の一方の電流端子（ドレイン）と直列に接続され、差動信号を出力する。また、トランジスタＱ１及びＱ２、並びにトランジスタＱ３及びＱ４のうち一方のペアの各制御端子（ゲート）には相補的な高周波信号が入力される。また、他方のペアの各制御端子（ゲート）には相補的なパルス信号が入力される。
【００１７】
本実施形態では、トランジスタＱ１及びＱ２のソースは相互に短絡されている。トランジスタＱ１及びＱ２の各ドレインは、それぞれ抵抗Ｒ１及びＲ２を介して電源電位線３（電源電圧Ｖｃｃ）に接続されている。トランジスタＱ１のゲートにはＲＦ信号Ｓｒｆ１が入力され、トランジスタＱ２のゲートにはＲＦ信号Ｓｒｆ２が入力される。ＲＦ信号Ｓｒｆ１及びＳｒｆ２は、周波数が同じであり位相が互いに１８０°異なる相補的な高周波信号である。
【００１８】
トランジスタＱ３及びＱ４のソースは相互に短絡され、且つ電流源１１を介して基準電位線（ＧＮＤ配線）４に接続されている。トランジスタＱ３のドレインは、トランジスタＱ３及びＱ４の共通ソース（すなわち差動回路１０の出力端）に接続されている。トランジスタＱ４のドレインは、電源電位線３に直接接続されている。このように、差動回路１０と差動回路２０とは、いわゆる縦積みの関係にある。トランジスタＱ３のゲートには、バースト信号の基礎となるパルス信号Ｓｐ１が入力され、トランジスタＱ４のゲートには、パルス信号Ｓｐ１に対して相補的なパルス信号Ｓｐ２が入力される。
【００１９】
ソースフォロワ回路３１は、トランジスタＱ５及び電流源１２によって構成される。ソースフォロワ回路３２は、トランジスタＱ６及び電流源１３によって構成される。トランジスタＱ５及びＱ６の各ソースは、それぞれ電流源１２及び１３を介して基準電位線４に接続されている。トランジスタＱ５及びＱ６のドレインは、電源電位線３に接続されている。トランジスタＱ５のゲート（すなわちソースフォロワ回路３１の入力端）は、トランジスタＱ１のドレインと抵抗Ｒ１との間に設けられたノードＮ１に接続されている。トランジスタＱ６のゲート（すなわちソースフォロワ回路３２の入力端）は、トランジスタＱ２のドレインと抵抗Ｒ２との間に設けられたノードＮ２に接続されている。
【００２０】
差動回路４０は、本実施形態における第３の差動回路である。差動回路４０は、一対のトランジスタ（第３のトランジスタ）Ｑ７及びＱ８を含む。トランジスタＱ７及びＱ８のソースは相互に短絡され、且つ電流源１４を介して基準電位線４に接続されている。トランジスタＱ７及びＱ８の各ドレインは、それぞれ抵抗Ｒ３及びＲ４を介して電源電位線３に接続されている。トランジスタＱ７のゲートは、トランジスタＱ５のソースと電流源１２との間に設けられたノードＮ３に接続されている。トランジスタＱ８のゲートは、トランジスタＱ６のソースと電流源１３との間に設けられたノードＮ４に接続されている。なお、トランジスタＱ７のドレインと抵抗Ｒ３との間に設けられたノードＮ５の電位は、パルス変調回路１Ａの出力信号Ｓｏｕｔとして外部へ取り出される。
【００２１】
以上の構成を備えるパルス変調回路１Ａの作用（動作）及び効果について説明する。図２（ａ）及び図２（ｂ）は、トランジスタＱ１及びＱ２の各ゲートに入力される相補的なＲＦ信号Ｓｒｆ１，Ｓｒｆ２の信号波形を概略的に示している。上述したように、ＲＦ信号Ｓｒｆ１とＲＦ信号Ｓｒｆ２とは、互いに位相が１８０°（Ｔ／２：Ｔは周期）異なっている。また、図３（ａ）及び図３（ｂ）は、トランジスタＱ３及びＱ４の各ゲートに入力される相補的なパルス信号Ｓｐ１及びＳｐ２の信号波形を概略的に示している。パルス変調回路１Ａでは、トランジスタＱ３のゲートに入力されるパルス信号Ｓｐ１がオン状態のときのみ、トランジスタＱ１及びＱ２に電流が流れる。トランジスタＱ１及びＱ２の各ゲートには相補的なＲＦ信号Ｓｒｆ１，Ｓｒｆ２が入力されているので、ノードＮ１及びＮ２からソースフォロワ回路３１，３２へ出力される差動信号の信号波形はそれぞれ図４（ａ）及び図４（ｂ）のようになる。
【００２２】
そして、図４（ａ）及び図４（ｂ）に示される波形を有する差動信号が、ソースフォロワ回路３１，３２を介してトランジスタＱ７，Ｑ８のゲートに入力される。これにより、ノードＮ５からは、図５に示すような波形の出力信号Ｓｏｕｔが出力される。
【００２３】
このパルス変調回路１Ａでは、差動回路２０のトランジスタＱ４の出力（ドレイン）が電源Ｖｃｃに直接接続されている。このような構成は、前述した特許文献３に記載されたいわゆるギルバートミキサ回路と相違する。ギルバートミキサ回路では、トランジスタＱ４に相当するトランジスタの出力（ドレイン）に、差動回路１０と同様の構成を備える別の差動回路が接続され、この差動回路を構成する一対のトランジスタの各ゲートには、ＲＦ信号Ｓｒｆ１，Ｓｒｆ２とは位相が１８０°異なる信号がそれぞれ入力される。
【００２４】
ここで、差動回路には、一対の信号に含まれる同相成分を除去できるという特性がある。本実施形態のパルス変調回路１Ａでは、トランジスタＱ７，Ｑ８の各ゲート入力が同方向（正方向または負方向）に同じ電圧だけシフトしたとしても、差動回路４０において同相成分を除去することができるので、そのシフトの影響は出力信号Ｓｏｕｔには現れない（Common Mode Rejection Ration：ＣＭＲＲ）。トランジスタＱ１，Ｑ２の出力（ノードＮ１，Ｎ２の電位）には、同相成分としてパルス信号Ｓｐ１，Ｓｐ２に対応する成分が含まれるが、このような差動回路４０の作用により、出力信号Ｓｏｕｔの同相成分が除去される。
【００２５】
なお、ギルバートミキサ回路では、パルス信号Ｓｐ１がオフ状態（パルス信号Ｓｐ２がオン状態）のとき、上述した別の差動回路がアクティブとなり、差動回路４０に相当する差動回路の各トランジスタには、位相が互いに１８０°異なる一対のＲＦ信号が入力される。従って、トランジスタＱ１，Ｑ２に相当する各トランジスタの出力信号には、パルス信号Ｓｐ１がオフとなる期間であってもＲＦ信号が同じ位相で重畳する。従って、これらの相補的な出力信号を差動回路４０に相当する差動回路で受けたとしても、その出力信号Ｓｏｕｔはバースト信号とはならず、連続的なＲＦ信号となる。
【００２６】
以上に説明した、本実施形態によるパルス変調回路１Ａが奏する効果について説明する。前述したように、特許文献２に記載されたパルス変調モジュールでは、ＦＥＴ増幅回路のゲートバイアスを調整することによって高周波信号のオン／オフを制御している。しかしながら、このような構成では、比較的深いゲートバイアスをＦＥＴのゲートに印加する必要があり、ゲートバイアスが浅いとＦＥＴを十分なオフ状態にすることができない。従って、ゲートバイアスすなわちバースト用の信号振幅を大きくする必要が生じる。また、深いゲートバイアスをＦＥＴのゲートに与えることができたとしても、ＦＥＴのゲート−ドレイン間容量が有意な値として残留するので、ゲートに入力された高周波信号の一部は当該ＦＥＴのドレインに漏れてしまう。これにより、当該ＦＥＴのドレインから出力される信号のオン／オフ比が劣化することとなる。一般に、一段のＦＥＴのみによって構成されたスイッチ回路ではオン／オフ比を十分に確保できないことから、複数段のＦＥＴ増幅回路を直列に接続することによって十分なオン／オフ比を確保することが多い。特に、高周波信号の周波数が高い場合、ゲートからドレインへの漏れ信号が大きくなり、ＦＥＴ増幅回路の段数を多くしないと十分なオン／オフ比を確保することができない。従って、このような構成では回路規模が増大してしまうという問題がある。
【００２７】
なお、特許文献３に記載された回路では、２段の差動回路を縦積みすることによって高周波信号とローカル信号との乗算を行っている。これは高周波信号及びローカル信号を逆に入力（上段に高周波信号、下段にローカル信号を入力）しても同じ動作をする。
【００２８】
これらの従来技術に対し、本実施形態のパルス変調回路１Ａでは、差動回路２０を構成する一方のトランジスタＱ４が電源電位線３に直接接続されており、トランジスタＱ１，Ｑ２の出力はＲＦ信号Ｓｒｆ１，Ｓｒｆ２の影響を受けない。従って、パルス信号Ｓｐ１がオフ状態となる間、トランジスタＱ１，Ｑ２の各出力（すなわちノードＮ１，Ｎ２の各電圧）が完全に遮断される。すなわち、トランジスタＱ１，Ｑ２の各出力は、パルス信号に対しては相補的ではなく、ＲＦ信号についてのみ相補的となる。このようなトランジスタＱ１，Ｑ２の各出力を、ソースフォロア回路３１，３２を介して差動回路４０で受けることにより、歪みが抑えられたバースト信号としての出力信号Ｓｏｕｔを好適に得ることができる。
【００２９】
また、本実施形態のパルス変調回路１Ａでは、トランジスタＱ１，Ｑ２の出力からトランジスタＱ７，Ｑ８の出力までの信号経路上に、直流遮断用のキャパシタが設けられていない。これにより、直流（ＤＣ）領域からトランジスタの遮断周波数により決定される周波数までの全ての周波数領域において、同様の動作を期待できる。従って、特許文献２に示される方法、すなわち単体トランジスタのゲートバイアスとしてパルス信号を印加し、当該トランジスタのオン／オフ動作によってバースト信号を得る方法において顕著な影響を与えていた、この直流遮断用のキャパシタによる二次応答の影響を回避でき、バースト信号の立上がり及び立下りにおけるＲＦ信号の挙動をより素早くすることができる。従って、歪みが抑えられたパルス状のＲＦ信号を好適に得ることができる。
【００３０】
ここで、図６（ａ）は、本実施形態のパルス変調回路１Ａの出力波形を示すグラフである。また、図６（ｂ）は、直流遮断用キャパシタを介して得られる出力波形を示すグラフである。ここで、縦軸は出力電圧（Ｖ）であり、横軸は時間（ナノ秒）である。これらのグラフにおいて、ＲＦ信号Ｓｒｆ１，Ｓｒｆ２の周波数として２０ＧＨｚ、パルス信号Ｓｐ１の振幅として１Ｖ、立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆとして共に５０ピコ秒、オン時間Ｔｏｎとして１ナノ秒をそれぞれ想定した。
【００３１】
図６（ｂ）に示されるように、直流遮断用キャパシタを介して得られる出力波形においては次のような挙動が認められる。すなわち、直流遮断用キャパシタによる二次応答が、立ち下がり時には一旦過応答として現れ、その後、出力波形は平均値に漸近している。また、立ち上がり直後においても、直流遮断用キャパシタによる二次応答が過応答として現れ、その後、出力波形はハイレベルに漸近している。更に、立ち上がりから立ち下がりまでの期間において、重畳信号のローレベルは複雑な挙動を示している。このような挙動も、直流遮断用キャパシタによる二次応答が原因である。
【００３２】
これに対し、図６（ａ）に示されるように、本実施形態のパルス変調回路１Ａの出力波形においては、上記のような複雑な波形は全く出現していない。立ち上がりの直前及び直後、並びに立ち下がりの直前及び直後において、パルス信号Ｓｐ１の波形を忠実に表すバースト信号波形が得られている。これは、差動回路４０によって、トランジスタＱ１，Ｑ２の出力（すなわちノードＮ１，Ｎ２の各電圧）に含まれる同相成分であるパルス信号が、確実に除去されていることを示している。このように、本実施形態のパルス変調回路１Ａによれば、波形の整った（歪みの少ない）バースト信号を出力することができるので、例えば車載レーダ等でＲＦ信号を間欠的に出力するような場合、その間欠動作の始点及び終点における信号波形の立ち上がり／立ち下がりを素早くでき、且つ二次応答成分を抑えることができる。従って、このような波形を必要とする用途では、対象物の検知精度を高めることができる。
【００３３】
（第２の実施の形態）
図７は、本発明の第２実施形態に係るパルス変調回路１Ｂの構成を示す回路図である。第１実施形態のパルス変調回路１Ａ（図１）と異なる点は、このパルス変調回路１Ｂが、３つのトランジスタＱ９，Ｑ１０及びＱ１１を更に備える点である。なお、他の構成については第１実施形態と同様なので、詳細な説明を省略する。
【００３４】
一対のトランジスタ（第４のトランジスタ）Ｑ９及びＱ１０は、本実施形態における第４の差動回路５０を構成する。一対のトランジスタＱ９，Ｑ１０のうち一方のトランジスタＱ９はトランジスタＱ１と並列に接続されており、他方のトランジスタＱ１０はトランジスタＱ２と並列に接続されている。トランジスタＱ９のゲートにはトランジスタＱ１のゲートに入力されるＲＦ信号Ｓｒｆ１とは逆相で同周期の高周波信号が入力され、トランジスタＱ１０のゲートにはトランジスタＱ２のゲートに入力されるＲＦ信号Ｓｒｆ２とは逆相で同周期の高周波信号が入力される。
【００３５】
詳細に説明すると、本実施形態では、トランジスタＱ９及びＱ１０のソースは相互に短絡されている。トランジスタＱ９のドレインは、トランジスタＱ１の出力（ドレイン）に接続されており、トランジスタＱ１０のドレインは、トランジスタＱ２の出力（ドレイン）に接続されている。トランジスタＱ９のゲートにはＲＦ信号Ｓｒｆ２が入力され、トランジスタＱ１０のゲートにはＲＦ信号Ｓｒｆ１が入力される。
【００３６】
トランジスタＱ１１は、本実施形態における第６のトランジスタである。トランジスタＱ１１は、トランジスタＱ９及びＱ１０と直列に接続される。具体的には、トランジスタＱ１１のソースは、トランジスタＱ３及びＱ４の各ソースと短絡されている。トランジスタＱ１１のドレインは、トランジスタＱ９及びＱ１０のソースに接続されている。
【００３７】
トランジスタＱ１１のゲートには、ローレベルの直流信号であるバイアス電圧ＶＬＯＷが入力される。バイアス電圧ＶＬＯＷは、トランジスタＱ１１を定常的にオフ状態とする為に十分な深いバイアス電圧に設定される。従って、差動回路５０は、常にオフ状態となる。
【００３８】
本実施形態のパルス変調回路１Ｂによる作用効果について説明する。パルス変調回路１Ｂは、第１実施形態のパルス変調回路１Ａの構成を全て含んでいるので、前述したパルス変調回路１Ａによる効果を好適に奏することができる。
【００３９】
ここで、第１実施形態のパルス変調回路１Ａにおいては、図６（ａ）にも示されているように、パルス信号Ｓｐ１がオフ状態である間（トランジスタＱ１，Ｑ２がオフ状態となる間）であっても、実際には出力信号ＳｏｕｔとしてＲＦ信号成分が漏れ出てしまう。この現象は、次のような作用に因る。パルス信号Ｓｐ１によってトランジスタＱ３がオフ状態になると、トランジスタＱ３のドレイン電圧（トランジスタＱ１，Ｑ２のソース電圧と同じ）は、電源電圧Ｖｃｃの近くまで引き上げられる。その結果、トランジスタＱ１，Ｑ２もオフ状態となるが、トランジスタＱ１，Ｑ２のゲート−ドレイン間に存在する容量成分によって、トランジスタＱ１，Ｑ２のゲートに印加された信号がドレインに漏れ出てしまう。この漏れ出た信号は、トランジスタＱ１とトランジスタＱ２とで位相が逆であるため、差動回路４０では殆ど除去されない。むしろ、差動回路４０では、差動回路の特性として入力間の差分が増幅されるので、この漏れ出た信号成分が出力信号Ｓｏｕｔにおいて大きく現れてしまう。従って、出力信号Ｓｏｕｔに歪みが生じ、出力信号Ｓｏｕｔのオン／オフ比を十分に確保できないおそれが生じる。
【００４０】
このような問題点に鑑み、本実施形態のパルス変調回路１Ｂにおいては、差動回路５０として一対のトランジスタＱ９，Ｑ１０が設けられている。そして、トランジスタＱ９のゲートには、トランジスタＱ１のゲートに入力されるＲＦ信号Ｓｒｆ１とは位相が１８０°異なるＲＦ信号Ｓｒｆ２が入力されるとともに、トランジスタＱ１０のゲートには、トランジスタＱ２のゲートに入力されるＲＦ信号Ｓｒｆ２とは位相が１８０°異なるＲＦ信号Ｓｒｆ１が入力される。また、トランジスタＱ９の出力（ドレイン）はトランジスタＱ１と並列に接続され、トランジスタＱ１０の出力（ドレイン）はトランジスタＱ２と並列に接続されている。更に、トランジスタＱ１１のゲートにはバイアス電圧ＶＬＯＷが与えられており、トランジスタＱ１１は常にオフ状態にある。
【００４１】
このように接続されたトランジスタＱ９，Ｑ１０においては、オフ状態におけるトランジスタＱ１，Ｑ２と同様、ゲート−ドレイン間に存在する容量成分によって、ゲートに印加された信号がドレインに漏れ出す。すなわち、トランジスタＱ９のゲートに印加された信号が、トランジスタＱ９のドレインを介してトランジスタＱ１の出力（ノードＮ１）へ漏れ出し、トランジスタＱ１０のゲートに印加された信号が、トランジスタＱ１０のドレインを介してトランジスタＱ２の出力（ノードＮ２）へ漏れ出す。そして、トランジスタＱ１からの漏出信号と、トランジスタＱ９からの漏出信号とは、位相が互いに逆である。同様に、トランジスタＱ２からの漏出信号と、トランジスタＱ１０からの漏出信号とは、位相が互いに逆である。トランジスタＱ１，Ｑ９の出力（ドレイン）は並列的に一の負荷抵抗Ｒ１に接続されており、トランジスタＱ２，Ｑ１０の出力（ドレイン）は並列的に一の負荷抵抗Ｒ２に接続されているので、これらの漏出信号は、抵抗Ｒ１及びＲ２において相殺されることとなる。従って、出力信号Ｓｏｕｔのオン／オフ比を改善し、歪みを抑えることができる。
【００４２】
なお、パルス変調回路１Ｂでは、トランジスタＱ１１のソースがトランジスタＱ３，Ｑ４の各ソースと共通に接続されているが、バイアス電圧ＶＬＯＷとの関係でトランジスタＱ１１をオフ状態にするバイアス条件であれば、トランジスタＱ１１のソースとトランジスタＱ３，Ｑ４の各ソースとを共通化しなくてもよい。
【００４３】
図８（ａ）は、本実施形態のパルス変調回路１Ｂの出力波形を示すグラフである。また、図８（ｂ）は、第１実施形態のパルス変調回路１Ａの出力波形を示すグラフである。ここで、縦軸は出力電圧（Ｖ）であり、横軸は時間（ナノ秒）である。これらのグラフにおいても、ＲＦ信号Ｓｒｆ１，Ｓｒｆ２の周波数として２０ＧＨｚ、パルス信号Ｓｐ１の振幅として１Ｖ、立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆとして共に５０ピコ秒、オン時間Ｔｏｎとして１ナノ秒をそれぞれ想定している。
【００４４】
図８（ａ）に示されるように、本実施形態のパルス変調回路１Ｂによれば、トランジスタＱ９〜Ｑ１１による補償回路の作用により、出力信号Ｓｏｕｔがオフ状態であるときの漏出信号成分の強度が、第１実施形態のパルス変調回路１Ａと比較して４０％程度にまで減少する。また、出力信号Ｓｏｕｔのオン／オフ比は、パルス変調回路１Ａの２倍（６ｄＢ）に改善される。なお、図８（ａ）においては、オン状態のときの出力信号Ｓｏｕｔの強度（ｐ−ｐ値）が、パルス変調回路１Ａと比べて低下している。これは、出力信号Ｓｏｕｔがオン状態のときであっても、トランジスタＱ９，Ｑ１０からの漏出信号成分が抵抗Ｒ１，Ｒ２に及ぼされ、トランジスタＱ１，Ｑ２の出力に重畳される結果、トランジスタＱ１，Ｑ２の出力が小さくなるからである。
【００４５】
（第３の実施の形態）
図９は、本発明の第３実施形態に係るパルス変調回路１Ｃの構成を示す回路図である。第１実施形態のパルス変調回路１Ａ（図１）と異なる点は、このパルス変調回路１Ｃが、３つのトランジスタＱ１１，Ｑ１２及びＱ１３を更に備える点である。なお、他の構成については第１実施形態と同様なので、詳細な説明を省略する。
【００４６】
一対のトランジスタＱ１２及びＱ１３は、差動回路６０を構成する。トランジスタＱ１２及びＱ１３のソースは相互に短絡されている。トランジスタＱ１２のドレインはトランジスタＱ１の出力（ドレイン）に、そのゲートはトランジスタＱ２のドレインにそれぞれ接続されており、トランジスタＱ１３のドレインはトランジスタＱ２の出力（ドレイン）に、そのゲートはトランジスタＱ１のドレインにそれぞれ接続されている。このように、差動回路６０のトランジスタＱ１，Ｑ２それぞれには、トランジスタＱ２，Ｑ１それぞれからの出力（すなわちノードＮ２，Ｎ１の各電圧）が入力される。
【００４７】
トランジスタＱ１１の構成は、前述した第２実施形態と同様である。すなわち、トランジスタＱ１１のソースは、トランジスタＱ３及びＱ４の各ソースと短絡されている。トランジスタＱ１１のドレインは、トランジスタＱ１２及びＱ１３のソースに接続されている。トランジスタＱ１１のゲートには、一定のバイアス電圧ＶＬＯＷが入力される。バイアス電圧ＶＬＯＷは、トランジスタＱ１１を定常的にオフ状態とする為に十分な深いバイアス電圧に設定される。従って、差動回路６０は、常にオフ状態となる。
【００４８】
本実施形態のパルス変調回路１Ｃにおいても、第２実施形態のパルス変調回路１Ｂと同様の作用効果を得ることができる。ここで、トランジスタＱ２のドレインには入力信号Ｓｒｆ１と同じ位相の信号が、トランジスタＱ１のドレインには入力信号Ｓｒｆ２と同じ位相の信号が現れる。すなわち、差動回路６０の入力信号は差動回路１０の入力信号と同じ位相の信号が与えられている。ここで、トランジスタＱ３がオフの時、そのドレインＮ２の漏れ出た入力信号Ｓｒｆ２はトランジスタＱ１１もオフであるのでさらにトランジスタＱ１２のゲートからドレインに漏れ出る。すなわち、第１の差動回路１０の二つのノード（ドレイン）Ｎ１、Ｎ２は、この差動回路１０がオフの時には二つのトランジスタＱ１２、Ｑ１３のゲート−ドレイン間の容量で短絡されることになる。ノードＮ１、Ｎ２に漏れ出る信号は互いに逆位相なので相互に打ち消し合うことができる。トランジスタＱ３がオンの時にはノードＮ１に現れるトランジスタＱ１からの増幅信号と、トランジスタＱ１２からの漏れ信号は同じ位相となるので、出力信号と振幅を減少させることはない。ここで、トランジスタＱ１２、Ｑ１３はエンハンスメント型のトランジスタであることが好ましい。デプレション型トランジスタの場合にはノードＮ１、Ｎ２からこれらトランジスタのゲートに向けて回路３１、３２と同様のレベルシフト回路が必要となる。
【００４９】
（第４の実施の形態）
図１０は、本発明の第４実施形態に係るパルス変調回路１Ｄの構成を示す回路図である。第１実施形態のパルス変調回路１Ａ（図１）と異なる点は、このパルス変調回路１Ｄが、第５の差動回路７０を更に備える点である。なお、他の構成については第１実施形態と同様なので、詳細な説明を省略する。
【００５０】
差動回路７０は、一対のトランジスタ（第５のトランジスタ）Ｑ１４及びＱ１５を含む。
トランジスタＱ１４及びＱ１５は、トランジスタＱ１及びＱ２のうち差動回路１０が接続されていないトランジスタＱ２の一方の電流端子（ドレイン）と直列に接続される。
【００５１】
詳細には、トランジスタＱ１４及びＱ１５のソースは、相互に短絡されており且つトランジスタＱ４のドレインに接続されている。トランジスタＱ１４及びＱ１５の各ドレインは、それぞれ抵抗Ｒ５及びＲ６を介して電源電位線３に接続されている。トランジスタＱ１４及びＱ１５の各ゲートには、それぞれ信号ＲＨ及びＲＬが入力される。信号ＲＨ及びＲＬは、相補的な信号であり、いずれか一方がオン状態である場合は他方がオフ状態となる直流（ＤＣ）信号である。本実施形態では、信号ＲＨはハイレベルの直流信号であり、信号ＲＬはローレベルの直流信号である。
【００５２】
本実施形態のパルス変調回路１Ｄによる作用効果について説明する。パルス変調回路１Ｄは、第１実施形態のパルス変調回路１Ａの構成を全て含んでいるので、前述したパルス変調回路１Ａによる効果を好適に奏することができる。
【００５３】
また、前述した第１及び第２の実施形態では、パルス信号Ｓｐ１及びＳｐ２が入力される差動回路２０のトランジスタＱ３，Ｑ４のうち、差動回路１０に対していわゆる縦積みされるトランジスタＱ３にのみ、そのドレインにデバイス（トランジスタＱ１，Ｑ２）が接続されている。この場合、差動回路２０の動特性が、トランジスタＱ３側とトランジスタＱ４側とでアンバランスとなる。すなわち、トランジスタＱ４がオフ状態であるときには、トランジスタＱ４のドレイン電圧がほぼ電源電圧Ｖｃｃに張り付く。一方、トランジスタＱ３のドレインと電源電位線３との間には差動回路１０が接続されているので、トランジスタＱ３がオフ状態であるときでも、トランジスタＱ３のドレインは電源電圧Ｖｃｃに張り付くことはない。このような差動回路２０の動特性のアンバランスは好ましくない。
【００５４】
このような問題点に鑑み、本実施形態のパルス変調回路１Ｄにおいては、トランジスタＱ４のドレインにも他の差動回路７０を接続し、差動回路７０を構成する２つのトランジスタＱ１４，Ｑ１５のいずれか一方をオン状態、他方をオフ状態とする。例えば、トランジスタＱ１４のゲートにはハイレベルの直流信号ＲＨが、トランジスタＱ１５のゲートにはローレベルの直流信号ＲＬがそれぞれ与えられる。また、差動回路７０の負荷（抵抗Ｒ５及びＲ６）についても、差動回路１０の負荷（抵抗Ｒ１及びＲ２）と同じ抵抗値とするとよい。これにより、差動回路２０の動特性が、トランジスタＱ３側とトランジスタＱ４側とで対称的となり、出力波形に現れる歪みを更に低減することができる。
【符号の説明】
【００５５】
１Ａ〜１Ｄ…パルス変調回路、３…電源電位線、４…基準電位線、１０…（第２の）差動回路、１１〜１４…電流源、２０…（第１の）差動回路、３１，３２…ソースフォロワ回路、４０…（第３の）差動回路、５０…（第４の）差動回路、６０…差動回路、７０…（第５の）差動回路、Ｎ１〜Ｎ５…ノード、Ｑ１〜Ｑ１５…トランジスタ、Ｒ１〜Ｒ６…抵抗、Ｓｏｕｔ…出力信号、Ｓｐ１，Ｓｐ２…パルス信号、Ｓｒｆ１，Ｓｒｆ２…ＲＦ信号、ＶＬＯＷ…バイアス電圧。
【技術分野】
【０００１】
本発明は、パルス変調回路に関するものである。
【背景技術】
【０００２】
特許文献１には、パルスレーダ装置においてレーダ波を送信するために用いられるパルスレーダ送信機が開示されている。パルスレーダ装置は、航空機や船舶に搭載され、又は陸上に設置されてパルス状の電波を放射し、ターゲットで反射した反射波を捉えて対象物との相対距離及び相対速度を求める。特許文献１に記載されたパルスレーダ送信機では、発信部から出力された高周波信号が、可変減衰器（ＡＴＴ）によって強度調整された後、スイッチに送られる。スイッチは、所望のパルス幅に対応する間隔で開閉する。これにより、高周波信号はパルス状に成形される。成形後の信号は、複数の増幅器によって増幅されたのち、アンテナから出力される。
【０００３】
特許文献２には、高周波信号のパルス変調を行うパルス変調モジュール、及びこのパルス変調信号を外部に送信して物標の検知を行うレーダ装置が記載されている。パルス変調モジュールは、ゲートバイアス制御回路と、ＦＥＴ増幅器とを備える。ゲートバイアス制御回路は、正の直流定電圧信号を発生する定電圧回路と、ハイ状態とロー状態とをとる状態制御信号を出力する論理回路と、定電圧回路からの正の直流定電圧信号を非反転入力部に入力し、論理回路からの状態制御信号を反転入力部に入力して、ゲートバイアス電圧を出力する反転増幅器とを備える。ＦＥＴ増幅器は、ゲートバイアス制御回路からのゲートバイアス電圧に基づいて、ゲートに入力される高周波信号のパルス変調を行う。
【０００４】
特許文献３には、無線通信装置の受信回路に使用される半導体集積回路が記載されている。この半導体集積回路は、いわゆるギルバートミキサ回路を備える。すなわち、この回路は、ローカル信号を入力する上段トランジスタ回路と、高周波信号を入力する下段トランジスタ回路とが、いわゆる縦積みされた構成を有する。上段トランジスタ回路と電源電位線との間には第１抵抗及び第２抵抗が接続されている。ミキサ回路は、上段トランジスタ回路及び下段トランジスタ回路を介して乗算処理された演算結果を、電源電圧に基づき第１信号及び第２信号として第１抵抗及び第２抵抗にそれぞれ現出する。エミッタフォロア回路は、第１抵抗及び第２抵抗からの出力を受けて電源電圧に基づきインピーダンス変換された第１増幅信号及び第２増幅信号をそれぞれ出力する第１トランジスタと第２トランジスタを有する。入力抵抗を介して反転入力側に第１増幅信号を受けるとともに、非反転入力側に第２増幅信号を受け、出力側と入力抵抗の反転入力側とを接続する帰還抵抗とを有する演算増幅回路とを備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５５９１５号公報
【特許文献２】国際公開第２００５／０９１４９６号パンフレット
【特許文献３】特開２００２−０４３８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜３に記載された回路では、歪みを抑えたパルス状に高周波信号を変調することは難しい。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、歪みを抑えたパルス状に高周波信号を変調できるパルス変調回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明によるパルス変調回路は、間欠的な高周波信号を生成するためのパルス変調回路であって、一対の第１のトランジスタを含む第１の差動回路と、一対の第１のトランジスタのうち一方の第１のトランジスタの一方の電流端子と直列に接続され、差動信号を出力する一対の第２のトランジスタを含む第２の差動回路と、第２の差動回路から出力された差動信号を各制御端子に受ける一対の第３のトランジスタを含む第３の差動回路とを備え、一対の第１のトランジスタ及び一対の第２のトランジスタのうち一方の各制御端子に相補的な高周波信号が入力され、他方の各制御端子に相補的なパルス信号が入力されることを特徴とする。
【０００９】
また、パルス変調回路は、一対の第４のトランジスタを含む第４の差動回路を更に備え、一対の第４のトランジスタのうち一方の第４のトランジスタが一対の第２のトランジスタのうち一方の第２のトランジスタと並列に接続されており、他方の第４のトランジスタが一対の第２のトランジスタのうち他方の第２のトランジスタと並列に接続されており、一方の第４のトランジスタの制御端子には一方の第２のトランジスタの制御端子に入力される高周波信号とは逆相で同周期の高周波信号が入力され、他方の第４のトランジスタの制御端子には他方の第２のトランジスタの制御端子に入力される高周波信号とは逆相で同周期の高周波信号が入力されていることを特徴としてもよい。この場合、パルス変調回路は、一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備え、第６のトランジスタの制御端子にはローレベルの直流信号が入力されると尚良い。
【００１０】
また、パルス変調回路は、一対の第４のトランジスタを含む第４の差動回路と当該一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備えており、当該一対の第４のトランジスタは一対の第１のトランジスタの出力を受けその位相を反転して第１のトランジスタの出力に戻しており、第６のトランジスタの制御端子にはローレベルの直流信号が入力されることを特徴としてもよい。
【００１１】
また、パルス変調回路は、一対の第１のトランジスタのうち他方の第１のトランジスタの一方の電流端子と直列に接続される一対の第５のトランジスタを含む第５の差動回路を更に備え、一対の第５のトランジスタのうち一方の第５のトランジスタの制御端子にハイレベルの直流信号が入力され、他方の第５のトランジスタの制御端子にローレベルの直流信号が入力されることを特徴としてもよい。
【発明の効果】
【００１２】
本発明によるパルス変調回路によれば、歪みを抑えたパルス状に高周波信号を変調できる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１実施形態に係るパルス変調回路の構成を示す回路図である。
【図２】図２（ａ）は、トランジスタＱ１のゲートに入力されるＲＦ信号の信号波形を概略的に示している。図２（ｂ）は、トランジスタＱ２のゲートに入力されるＲＦ信号の信号波形を概略的に示している。
【図３】図３（ａ）は、トランジスタＱ３のゲートに入力されるパルス信号の信号波形を概略的に示している。図３（ｂ）は、トランジスタＱ４のゲートに入力される相補信号の信号波形を概略的に示している。
【図４】図４（ａ）は、ノードＮ１からソースフォロワ回路へ出力される信号波形を概略的に示している。図４（ｂ）は、ノードＮ２からソースフォロワ回路へ出力される信号波形を概略的に示している。
【図５】図５は、出力信号の波形を概略的に示している。
【図６】図６（ａ）は、本実施形態のパルス変調回路の出力波形を示すグラフである。図６（ｂ）は、直流遮断用キャパシタを介して得られる出力波形を示すグラフである。
【図７】図７は、本発明の第２実施形態に係るパルス変調回路の構成を示す回路図である。
【図８】図８（ａ）は、本実施形態のパルス変調回路の出力波形を示すグラフである。図８（ｂ）は、第１実施形態のパルス変調回路の出力波形を示すグラフである。
【図９】図９は、本発明の第３実施形態に係るパルス変調回路の構成を示す回路図である。
【図１０】図１０は、本発明の第４実施形態に係るパルス変調回路の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら本発明によるパルス変調回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、以下の説明において、トランジスタとはバイポーラ型トランジスタ及び電界効果トランジスタ（ＦＥＴ）の双方を含むものとする。トランジスタがバイポーラ型トランジスタである場合、ゲートをベース、ドレインをコレクタ、ソースをエミッタとそれぞれ読み替えるものとする。
【００１５】
（第１の実施の形態）
図１は、本発明の第１実施形態に係るパルス変調回路１Ａの構成を示す回路図である。本実施形態のパルス変調回路１Ａは、間欠的な（パルス状の）高周波信号を生成するための回路であって、具体的には、バースト信号によりＲＦ信号のオン／オフを行うパルスレーダ用信号源回路（バースト信号発生回路）である。図１に示すように、パルス変調回路１Ａは、差動回路１０，２０及び４０を備える。また、パルス変調回路１Ａは、２つのソースフォロワ回路３１及び３２、並びに４つの電流源１１〜１４を備える。
【００１６】
差動回路１０は、本実施形態における第２の差動回路である。差動回路１０は、一対のトランジスタ（第２のトランジスタ）Ｑ１及びＱ２を含む。また、差動回路２０は、本実施形態における第１の差動回路である。差動回路２０は、一対のトランジスタ（第１のトランジスタ）Ｑ３及びＱ４を含む。トランジスタＱ１及びＱ２は、トランジスタＱ３及びＱ４のうち一方のトランジスタＱ３の一方の電流端子（ドレイン）と直列に接続され、差動信号を出力する。また、トランジスタＱ１及びＱ２、並びにトランジスタＱ３及びＱ４のうち一方のペアの各制御端子（ゲート）には相補的な高周波信号が入力される。また、他方のペアの各制御端子（ゲート）には相補的なパルス信号が入力される。
【００１７】
本実施形態では、トランジスタＱ１及びＱ２のソースは相互に短絡されている。トランジスタＱ１及びＱ２の各ドレインは、それぞれ抵抗Ｒ１及びＲ２を介して電源電位線３（電源電圧Ｖｃｃ）に接続されている。トランジスタＱ１のゲートにはＲＦ信号Ｓｒｆ１が入力され、トランジスタＱ２のゲートにはＲＦ信号Ｓｒｆ２が入力される。ＲＦ信号Ｓｒｆ１及びＳｒｆ２は、周波数が同じであり位相が互いに１８０°異なる相補的な高周波信号である。
【００１８】
トランジスタＱ３及びＱ４のソースは相互に短絡され、且つ電流源１１を介して基準電位線（ＧＮＤ配線）４に接続されている。トランジスタＱ３のドレインは、トランジスタＱ３及びＱ４の共通ソース（すなわち差動回路１０の出力端）に接続されている。トランジスタＱ４のドレインは、電源電位線３に直接接続されている。このように、差動回路１０と差動回路２０とは、いわゆる縦積みの関係にある。トランジスタＱ３のゲートには、バースト信号の基礎となるパルス信号Ｓｐ１が入力され、トランジスタＱ４のゲートには、パルス信号Ｓｐ１に対して相補的なパルス信号Ｓｐ２が入力される。
【００１９】
ソースフォロワ回路３１は、トランジスタＱ５及び電流源１２によって構成される。ソースフォロワ回路３２は、トランジスタＱ６及び電流源１３によって構成される。トランジスタＱ５及びＱ６の各ソースは、それぞれ電流源１２及び１３を介して基準電位線４に接続されている。トランジスタＱ５及びＱ６のドレインは、電源電位線３に接続されている。トランジスタＱ５のゲート（すなわちソースフォロワ回路３１の入力端）は、トランジスタＱ１のドレインと抵抗Ｒ１との間に設けられたノードＮ１に接続されている。トランジスタＱ６のゲート（すなわちソースフォロワ回路３２の入力端）は、トランジスタＱ２のドレインと抵抗Ｒ２との間に設けられたノードＮ２に接続されている。
【００２０】
差動回路４０は、本実施形態における第３の差動回路である。差動回路４０は、一対のトランジスタ（第３のトランジスタ）Ｑ７及びＱ８を含む。トランジスタＱ７及びＱ８のソースは相互に短絡され、且つ電流源１４を介して基準電位線４に接続されている。トランジスタＱ７及びＱ８の各ドレインは、それぞれ抵抗Ｒ３及びＲ４を介して電源電位線３に接続されている。トランジスタＱ７のゲートは、トランジスタＱ５のソースと電流源１２との間に設けられたノードＮ３に接続されている。トランジスタＱ８のゲートは、トランジスタＱ６のソースと電流源１３との間に設けられたノードＮ４に接続されている。なお、トランジスタＱ７のドレインと抵抗Ｒ３との間に設けられたノードＮ５の電位は、パルス変調回路１Ａの出力信号Ｓｏｕｔとして外部へ取り出される。
【００２１】
以上の構成を備えるパルス変調回路１Ａの作用（動作）及び効果について説明する。図２（ａ）及び図２（ｂ）は、トランジスタＱ１及びＱ２の各ゲートに入力される相補的なＲＦ信号Ｓｒｆ１，Ｓｒｆ２の信号波形を概略的に示している。上述したように、ＲＦ信号Ｓｒｆ１とＲＦ信号Ｓｒｆ２とは、互いに位相が１８０°（Ｔ／２：Ｔは周期）異なっている。また、図３（ａ）及び図３（ｂ）は、トランジスタＱ３及びＱ４の各ゲートに入力される相補的なパルス信号Ｓｐ１及びＳｐ２の信号波形を概略的に示している。パルス変調回路１Ａでは、トランジスタＱ３のゲートに入力されるパルス信号Ｓｐ１がオン状態のときのみ、トランジスタＱ１及びＱ２に電流が流れる。トランジスタＱ１及びＱ２の各ゲートには相補的なＲＦ信号Ｓｒｆ１，Ｓｒｆ２が入力されているので、ノードＮ１及びＮ２からソースフォロワ回路３１，３２へ出力される差動信号の信号波形はそれぞれ図４（ａ）及び図４（ｂ）のようになる。
【００２２】
そして、図４（ａ）及び図４（ｂ）に示される波形を有する差動信号が、ソースフォロワ回路３１，３２を介してトランジスタＱ７，Ｑ８のゲートに入力される。これにより、ノードＮ５からは、図５に示すような波形の出力信号Ｓｏｕｔが出力される。
【００２３】
このパルス変調回路１Ａでは、差動回路２０のトランジスタＱ４の出力（ドレイン）が電源Ｖｃｃに直接接続されている。このような構成は、前述した特許文献３に記載されたいわゆるギルバートミキサ回路と相違する。ギルバートミキサ回路では、トランジスタＱ４に相当するトランジスタの出力（ドレイン）に、差動回路１０と同様の構成を備える別の差動回路が接続され、この差動回路を構成する一対のトランジスタの各ゲートには、ＲＦ信号Ｓｒｆ１，Ｓｒｆ２とは位相が１８０°異なる信号がそれぞれ入力される。
【００２４】
ここで、差動回路には、一対の信号に含まれる同相成分を除去できるという特性がある。本実施形態のパルス変調回路１Ａでは、トランジスタＱ７，Ｑ８の各ゲート入力が同方向（正方向または負方向）に同じ電圧だけシフトしたとしても、差動回路４０において同相成分を除去することができるので、そのシフトの影響は出力信号Ｓｏｕｔには現れない（Common Mode Rejection Ration：ＣＭＲＲ）。トランジスタＱ１，Ｑ２の出力（ノードＮ１，Ｎ２の電位）には、同相成分としてパルス信号Ｓｐ１，Ｓｐ２に対応する成分が含まれるが、このような差動回路４０の作用により、出力信号Ｓｏｕｔの同相成分が除去される。
【００２５】
なお、ギルバートミキサ回路では、パルス信号Ｓｐ１がオフ状態（パルス信号Ｓｐ２がオン状態）のとき、上述した別の差動回路がアクティブとなり、差動回路４０に相当する差動回路の各トランジスタには、位相が互いに１８０°異なる一対のＲＦ信号が入力される。従って、トランジスタＱ１，Ｑ２に相当する各トランジスタの出力信号には、パルス信号Ｓｐ１がオフとなる期間であってもＲＦ信号が同じ位相で重畳する。従って、これらの相補的な出力信号を差動回路４０に相当する差動回路で受けたとしても、その出力信号Ｓｏｕｔはバースト信号とはならず、連続的なＲＦ信号となる。
【００２６】
以上に説明した、本実施形態によるパルス変調回路１Ａが奏する効果について説明する。前述したように、特許文献２に記載されたパルス変調モジュールでは、ＦＥＴ増幅回路のゲートバイアスを調整することによって高周波信号のオン／オフを制御している。しかしながら、このような構成では、比較的深いゲートバイアスをＦＥＴのゲートに印加する必要があり、ゲートバイアスが浅いとＦＥＴを十分なオフ状態にすることができない。従って、ゲートバイアスすなわちバースト用の信号振幅を大きくする必要が生じる。また、深いゲートバイアスをＦＥＴのゲートに与えることができたとしても、ＦＥＴのゲート−ドレイン間容量が有意な値として残留するので、ゲートに入力された高周波信号の一部は当該ＦＥＴのドレインに漏れてしまう。これにより、当該ＦＥＴのドレインから出力される信号のオン／オフ比が劣化することとなる。一般に、一段のＦＥＴのみによって構成されたスイッチ回路ではオン／オフ比を十分に確保できないことから、複数段のＦＥＴ増幅回路を直列に接続することによって十分なオン／オフ比を確保することが多い。特に、高周波信号の周波数が高い場合、ゲートからドレインへの漏れ信号が大きくなり、ＦＥＴ増幅回路の段数を多くしないと十分なオン／オフ比を確保することができない。従って、このような構成では回路規模が増大してしまうという問題がある。
【００２７】
なお、特許文献３に記載された回路では、２段の差動回路を縦積みすることによって高周波信号とローカル信号との乗算を行っている。これは高周波信号及びローカル信号を逆に入力（上段に高周波信号、下段にローカル信号を入力）しても同じ動作をする。
【００２８】
これらの従来技術に対し、本実施形態のパルス変調回路１Ａでは、差動回路２０を構成する一方のトランジスタＱ４が電源電位線３に直接接続されており、トランジスタＱ１，Ｑ２の出力はＲＦ信号Ｓｒｆ１，Ｓｒｆ２の影響を受けない。従って、パルス信号Ｓｐ１がオフ状態となる間、トランジスタＱ１，Ｑ２の各出力（すなわちノードＮ１，Ｎ２の各電圧）が完全に遮断される。すなわち、トランジスタＱ１，Ｑ２の各出力は、パルス信号に対しては相補的ではなく、ＲＦ信号についてのみ相補的となる。このようなトランジスタＱ１，Ｑ２の各出力を、ソースフォロア回路３１，３２を介して差動回路４０で受けることにより、歪みが抑えられたバースト信号としての出力信号Ｓｏｕｔを好適に得ることができる。
【００２９】
また、本実施形態のパルス変調回路１Ａでは、トランジスタＱ１，Ｑ２の出力からトランジスタＱ７，Ｑ８の出力までの信号経路上に、直流遮断用のキャパシタが設けられていない。これにより、直流（ＤＣ）領域からトランジスタの遮断周波数により決定される周波数までの全ての周波数領域において、同様の動作を期待できる。従って、特許文献２に示される方法、すなわち単体トランジスタのゲートバイアスとしてパルス信号を印加し、当該トランジスタのオン／オフ動作によってバースト信号を得る方法において顕著な影響を与えていた、この直流遮断用のキャパシタによる二次応答の影響を回避でき、バースト信号の立上がり及び立下りにおけるＲＦ信号の挙動をより素早くすることができる。従って、歪みが抑えられたパルス状のＲＦ信号を好適に得ることができる。
【００３０】
ここで、図６（ａ）は、本実施形態のパルス変調回路１Ａの出力波形を示すグラフである。また、図６（ｂ）は、直流遮断用キャパシタを介して得られる出力波形を示すグラフである。ここで、縦軸は出力電圧（Ｖ）であり、横軸は時間（ナノ秒）である。これらのグラフにおいて、ＲＦ信号Ｓｒｆ１，Ｓｒｆ２の周波数として２０ＧＨｚ、パルス信号Ｓｐ１の振幅として１Ｖ、立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆとして共に５０ピコ秒、オン時間Ｔｏｎとして１ナノ秒をそれぞれ想定した。
【００３１】
図６（ｂ）に示されるように、直流遮断用キャパシタを介して得られる出力波形においては次のような挙動が認められる。すなわち、直流遮断用キャパシタによる二次応答が、立ち下がり時には一旦過応答として現れ、その後、出力波形は平均値に漸近している。また、立ち上がり直後においても、直流遮断用キャパシタによる二次応答が過応答として現れ、その後、出力波形はハイレベルに漸近している。更に、立ち上がりから立ち下がりまでの期間において、重畳信号のローレベルは複雑な挙動を示している。このような挙動も、直流遮断用キャパシタによる二次応答が原因である。
【００３２】
これに対し、図６（ａ）に示されるように、本実施形態のパルス変調回路１Ａの出力波形においては、上記のような複雑な波形は全く出現していない。立ち上がりの直前及び直後、並びに立ち下がりの直前及び直後において、パルス信号Ｓｐ１の波形を忠実に表すバースト信号波形が得られている。これは、差動回路４０によって、トランジスタＱ１，Ｑ２の出力（すなわちノードＮ１，Ｎ２の各電圧）に含まれる同相成分であるパルス信号が、確実に除去されていることを示している。このように、本実施形態のパルス変調回路１Ａによれば、波形の整った（歪みの少ない）バースト信号を出力することができるので、例えば車載レーダ等でＲＦ信号を間欠的に出力するような場合、その間欠動作の始点及び終点における信号波形の立ち上がり／立ち下がりを素早くでき、且つ二次応答成分を抑えることができる。従って、このような波形を必要とする用途では、対象物の検知精度を高めることができる。
【００３３】
（第２の実施の形態）
図７は、本発明の第２実施形態に係るパルス変調回路１Ｂの構成を示す回路図である。第１実施形態のパルス変調回路１Ａ（図１）と異なる点は、このパルス変調回路１Ｂが、３つのトランジスタＱ９，Ｑ１０及びＱ１１を更に備える点である。なお、他の構成については第１実施形態と同様なので、詳細な説明を省略する。
【００３４】
一対のトランジスタ（第４のトランジスタ）Ｑ９及びＱ１０は、本実施形態における第４の差動回路５０を構成する。一対のトランジスタＱ９，Ｑ１０のうち一方のトランジスタＱ９はトランジスタＱ１と並列に接続されており、他方のトランジスタＱ１０はトランジスタＱ２と並列に接続されている。トランジスタＱ９のゲートにはトランジスタＱ１のゲートに入力されるＲＦ信号Ｓｒｆ１とは逆相で同周期の高周波信号が入力され、トランジスタＱ１０のゲートにはトランジスタＱ２のゲートに入力されるＲＦ信号Ｓｒｆ２とは逆相で同周期の高周波信号が入力される。
【００３５】
詳細に説明すると、本実施形態では、トランジスタＱ９及びＱ１０のソースは相互に短絡されている。トランジスタＱ９のドレインは、トランジスタＱ１の出力（ドレイン）に接続されており、トランジスタＱ１０のドレインは、トランジスタＱ２の出力（ドレイン）に接続されている。トランジスタＱ９のゲートにはＲＦ信号Ｓｒｆ２が入力され、トランジスタＱ１０のゲートにはＲＦ信号Ｓｒｆ１が入力される。
【００３６】
トランジスタＱ１１は、本実施形態における第６のトランジスタである。トランジスタＱ１１は、トランジスタＱ９及びＱ１０と直列に接続される。具体的には、トランジスタＱ１１のソースは、トランジスタＱ３及びＱ４の各ソースと短絡されている。トランジスタＱ１１のドレインは、トランジスタＱ９及びＱ１０のソースに接続されている。
【００３７】
トランジスタＱ１１のゲートには、ローレベルの直流信号であるバイアス電圧ＶＬＯＷが入力される。バイアス電圧ＶＬＯＷは、トランジスタＱ１１を定常的にオフ状態とする為に十分な深いバイアス電圧に設定される。従って、差動回路５０は、常にオフ状態となる。
【００３８】
本実施形態のパルス変調回路１Ｂによる作用効果について説明する。パルス変調回路１Ｂは、第１実施形態のパルス変調回路１Ａの構成を全て含んでいるので、前述したパルス変調回路１Ａによる効果を好適に奏することができる。
【００３９】
ここで、第１実施形態のパルス変調回路１Ａにおいては、図６（ａ）にも示されているように、パルス信号Ｓｐ１がオフ状態である間（トランジスタＱ１，Ｑ２がオフ状態となる間）であっても、実際には出力信号ＳｏｕｔとしてＲＦ信号成分が漏れ出てしまう。この現象は、次のような作用に因る。パルス信号Ｓｐ１によってトランジスタＱ３がオフ状態になると、トランジスタＱ３のドレイン電圧（トランジスタＱ１，Ｑ２のソース電圧と同じ）は、電源電圧Ｖｃｃの近くまで引き上げられる。その結果、トランジスタＱ１，Ｑ２もオフ状態となるが、トランジスタＱ１，Ｑ２のゲート−ドレイン間に存在する容量成分によって、トランジスタＱ１，Ｑ２のゲートに印加された信号がドレインに漏れ出てしまう。この漏れ出た信号は、トランジスタＱ１とトランジスタＱ２とで位相が逆であるため、差動回路４０では殆ど除去されない。むしろ、差動回路４０では、差動回路の特性として入力間の差分が増幅されるので、この漏れ出た信号成分が出力信号Ｓｏｕｔにおいて大きく現れてしまう。従って、出力信号Ｓｏｕｔに歪みが生じ、出力信号Ｓｏｕｔのオン／オフ比を十分に確保できないおそれが生じる。
【００４０】
このような問題点に鑑み、本実施形態のパルス変調回路１Ｂにおいては、差動回路５０として一対のトランジスタＱ９，Ｑ１０が設けられている。そして、トランジスタＱ９のゲートには、トランジスタＱ１のゲートに入力されるＲＦ信号Ｓｒｆ１とは位相が１８０°異なるＲＦ信号Ｓｒｆ２が入力されるとともに、トランジスタＱ１０のゲートには、トランジスタＱ２のゲートに入力されるＲＦ信号Ｓｒｆ２とは位相が１８０°異なるＲＦ信号Ｓｒｆ１が入力される。また、トランジスタＱ９の出力（ドレイン）はトランジスタＱ１と並列に接続され、トランジスタＱ１０の出力（ドレイン）はトランジスタＱ２と並列に接続されている。更に、トランジスタＱ１１のゲートにはバイアス電圧ＶＬＯＷが与えられており、トランジスタＱ１１は常にオフ状態にある。
【００４１】
このように接続されたトランジスタＱ９，Ｑ１０においては、オフ状態におけるトランジスタＱ１，Ｑ２と同様、ゲート−ドレイン間に存在する容量成分によって、ゲートに印加された信号がドレインに漏れ出す。すなわち、トランジスタＱ９のゲートに印加された信号が、トランジスタＱ９のドレインを介してトランジスタＱ１の出力（ノードＮ１）へ漏れ出し、トランジスタＱ１０のゲートに印加された信号が、トランジスタＱ１０のドレインを介してトランジスタＱ２の出力（ノードＮ２）へ漏れ出す。そして、トランジスタＱ１からの漏出信号と、トランジスタＱ９からの漏出信号とは、位相が互いに逆である。同様に、トランジスタＱ２からの漏出信号と、トランジスタＱ１０からの漏出信号とは、位相が互いに逆である。トランジスタＱ１，Ｑ９の出力（ドレイン）は並列的に一の負荷抵抗Ｒ１に接続されており、トランジスタＱ２，Ｑ１０の出力（ドレイン）は並列的に一の負荷抵抗Ｒ２に接続されているので、これらの漏出信号は、抵抗Ｒ１及びＲ２において相殺されることとなる。従って、出力信号Ｓｏｕｔのオン／オフ比を改善し、歪みを抑えることができる。
【００４２】
なお、パルス変調回路１Ｂでは、トランジスタＱ１１のソースがトランジスタＱ３，Ｑ４の各ソースと共通に接続されているが、バイアス電圧ＶＬＯＷとの関係でトランジスタＱ１１をオフ状態にするバイアス条件であれば、トランジスタＱ１１のソースとトランジスタＱ３，Ｑ４の各ソースとを共通化しなくてもよい。
【００４３】
図８（ａ）は、本実施形態のパルス変調回路１Ｂの出力波形を示すグラフである。また、図８（ｂ）は、第１実施形態のパルス変調回路１Ａの出力波形を示すグラフである。ここで、縦軸は出力電圧（Ｖ）であり、横軸は時間（ナノ秒）である。これらのグラフにおいても、ＲＦ信号Ｓｒｆ１，Ｓｒｆ２の周波数として２０ＧＨｚ、パルス信号Ｓｐ１の振幅として１Ｖ、立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆとして共に５０ピコ秒、オン時間Ｔｏｎとして１ナノ秒をそれぞれ想定している。
【００４４】
図８（ａ）に示されるように、本実施形態のパルス変調回路１Ｂによれば、トランジスタＱ９〜Ｑ１１による補償回路の作用により、出力信号Ｓｏｕｔがオフ状態であるときの漏出信号成分の強度が、第１実施形態のパルス変調回路１Ａと比較して４０％程度にまで減少する。また、出力信号Ｓｏｕｔのオン／オフ比は、パルス変調回路１Ａの２倍（６ｄＢ）に改善される。なお、図８（ａ）においては、オン状態のときの出力信号Ｓｏｕｔの強度（ｐ−ｐ値）が、パルス変調回路１Ａと比べて低下している。これは、出力信号Ｓｏｕｔがオン状態のときであっても、トランジスタＱ９，Ｑ１０からの漏出信号成分が抵抗Ｒ１，Ｒ２に及ぼされ、トランジスタＱ１，Ｑ２の出力に重畳される結果、トランジスタＱ１，Ｑ２の出力が小さくなるからである。
【００４５】
（第３の実施の形態）
図９は、本発明の第３実施形態に係るパルス変調回路１Ｃの構成を示す回路図である。第１実施形態のパルス変調回路１Ａ（図１）と異なる点は、このパルス変調回路１Ｃが、３つのトランジスタＱ１１，Ｑ１２及びＱ１３を更に備える点である。なお、他の構成については第１実施形態と同様なので、詳細な説明を省略する。
【００４６】
一対のトランジスタＱ１２及びＱ１３は、差動回路６０を構成する。トランジスタＱ１２及びＱ１３のソースは相互に短絡されている。トランジスタＱ１２のドレインはトランジスタＱ１の出力（ドレイン）に、そのゲートはトランジスタＱ２のドレインにそれぞれ接続されており、トランジスタＱ１３のドレインはトランジスタＱ２の出力（ドレイン）に、そのゲートはトランジスタＱ１のドレインにそれぞれ接続されている。このように、差動回路６０のトランジスタＱ１，Ｑ２それぞれには、トランジスタＱ２，Ｑ１それぞれからの出力（すなわちノードＮ２，Ｎ１の各電圧）が入力される。
【００４７】
トランジスタＱ１１の構成は、前述した第２実施形態と同様である。すなわち、トランジスタＱ１１のソースは、トランジスタＱ３及びＱ４の各ソースと短絡されている。トランジスタＱ１１のドレインは、トランジスタＱ１２及びＱ１３のソースに接続されている。トランジスタＱ１１のゲートには、一定のバイアス電圧ＶＬＯＷが入力される。バイアス電圧ＶＬＯＷは、トランジスタＱ１１を定常的にオフ状態とする為に十分な深いバイアス電圧に設定される。従って、差動回路６０は、常にオフ状態となる。
【００４８】
本実施形態のパルス変調回路１Ｃにおいても、第２実施形態のパルス変調回路１Ｂと同様の作用効果を得ることができる。ここで、トランジスタＱ２のドレインには入力信号Ｓｒｆ１と同じ位相の信号が、トランジスタＱ１のドレインには入力信号Ｓｒｆ２と同じ位相の信号が現れる。すなわち、差動回路６０の入力信号は差動回路１０の入力信号と同じ位相の信号が与えられている。ここで、トランジスタＱ３がオフの時、そのドレインＮ２の漏れ出た入力信号Ｓｒｆ２はトランジスタＱ１１もオフであるのでさらにトランジスタＱ１２のゲートからドレインに漏れ出る。すなわち、第１の差動回路１０の二つのノード（ドレイン）Ｎ１、Ｎ２は、この差動回路１０がオフの時には二つのトランジスタＱ１２、Ｑ１３のゲート−ドレイン間の容量で短絡されることになる。ノードＮ１、Ｎ２に漏れ出る信号は互いに逆位相なので相互に打ち消し合うことができる。トランジスタＱ３がオンの時にはノードＮ１に現れるトランジスタＱ１からの増幅信号と、トランジスタＱ１２からの漏れ信号は同じ位相となるので、出力信号と振幅を減少させることはない。ここで、トランジスタＱ１２、Ｑ１３はエンハンスメント型のトランジスタであることが好ましい。デプレション型トランジスタの場合にはノードＮ１、Ｎ２からこれらトランジスタのゲートに向けて回路３１、３２と同様のレベルシフト回路が必要となる。
【００４９】
（第４の実施の形態）
図１０は、本発明の第４実施形態に係るパルス変調回路１Ｄの構成を示す回路図である。第１実施形態のパルス変調回路１Ａ（図１）と異なる点は、このパルス変調回路１Ｄが、第５の差動回路７０を更に備える点である。なお、他の構成については第１実施形態と同様なので、詳細な説明を省略する。
【００５０】
差動回路７０は、一対のトランジスタ（第５のトランジスタ）Ｑ１４及びＱ１５を含む。
トランジスタＱ１４及びＱ１５は、トランジスタＱ１及びＱ２のうち差動回路１０が接続されていないトランジスタＱ２の一方の電流端子（ドレイン）と直列に接続される。
【００５１】
詳細には、トランジスタＱ１４及びＱ１５のソースは、相互に短絡されており且つトランジスタＱ４のドレインに接続されている。トランジスタＱ１４及びＱ１５の各ドレインは、それぞれ抵抗Ｒ５及びＲ６を介して電源電位線３に接続されている。トランジスタＱ１４及びＱ１５の各ゲートには、それぞれ信号ＲＨ及びＲＬが入力される。信号ＲＨ及びＲＬは、相補的な信号であり、いずれか一方がオン状態である場合は他方がオフ状態となる直流（ＤＣ）信号である。本実施形態では、信号ＲＨはハイレベルの直流信号であり、信号ＲＬはローレベルの直流信号である。
【００５２】
本実施形態のパルス変調回路１Ｄによる作用効果について説明する。パルス変調回路１Ｄは、第１実施形態のパルス変調回路１Ａの構成を全て含んでいるので、前述したパルス変調回路１Ａによる効果を好適に奏することができる。
【００５３】
また、前述した第１及び第２の実施形態では、パルス信号Ｓｐ１及びＳｐ２が入力される差動回路２０のトランジスタＱ３，Ｑ４のうち、差動回路１０に対していわゆる縦積みされるトランジスタＱ３にのみ、そのドレインにデバイス（トランジスタＱ１，Ｑ２）が接続されている。この場合、差動回路２０の動特性が、トランジスタＱ３側とトランジスタＱ４側とでアンバランスとなる。すなわち、トランジスタＱ４がオフ状態であるときには、トランジスタＱ４のドレイン電圧がほぼ電源電圧Ｖｃｃに張り付く。一方、トランジスタＱ３のドレインと電源電位線３との間には差動回路１０が接続されているので、トランジスタＱ３がオフ状態であるときでも、トランジスタＱ３のドレインは電源電圧Ｖｃｃに張り付くことはない。このような差動回路２０の動特性のアンバランスは好ましくない。
【００５４】
このような問題点に鑑み、本実施形態のパルス変調回路１Ｄにおいては、トランジスタＱ４のドレインにも他の差動回路７０を接続し、差動回路７０を構成する２つのトランジスタＱ１４，Ｑ１５のいずれか一方をオン状態、他方をオフ状態とする。例えば、トランジスタＱ１４のゲートにはハイレベルの直流信号ＲＨが、トランジスタＱ１５のゲートにはローレベルの直流信号ＲＬがそれぞれ与えられる。また、差動回路７０の負荷（抵抗Ｒ５及びＲ６）についても、差動回路１０の負荷（抵抗Ｒ１及びＲ２）と同じ抵抗値とするとよい。これにより、差動回路２０の動特性が、トランジスタＱ３側とトランジスタＱ４側とで対称的となり、出力波形に現れる歪みを更に低減することができる。
【符号の説明】
【００５５】
１Ａ〜１Ｄ…パルス変調回路、３…電源電位線、４…基準電位線、１０…（第２の）差動回路、１１〜１４…電流源、２０…（第１の）差動回路、３１，３２…ソースフォロワ回路、４０…（第３の）差動回路、５０…（第４の）差動回路、６０…差動回路、７０…（第５の）差動回路、Ｎ１〜Ｎ５…ノード、Ｑ１〜Ｑ１５…トランジスタ、Ｒ１〜Ｒ６…抵抗、Ｓｏｕｔ…出力信号、Ｓｐ１，Ｓｐ２…パルス信号、Ｓｒｆ１，Ｓｒｆ２…ＲＦ信号、ＶＬＯＷ…バイアス電圧。
【特許請求の範囲】
【請求項１】
間欠的な高周波信号を生成するためのパルス変調回路であって、
一対の第１のトランジスタを含む第１の差動回路と、
前記一対の第１のトランジスタのうち一方の前記第１のトランジスタの一方の電流端子と直列に接続され、差動信号を出力する一対の第２のトランジスタを含む第２の差動回路と、
前記第２の差動回路から出力された前記差動信号を各制御端子に受ける一対の第３のトランジスタを含む第３の差動回路と
を備え、
前記一対の第１のトランジスタ及び前記一対の第２のトランジスタのうち一方の各制御端子に相補的な高周波信号が入力され、他方の各制御端子に相補的なパルス信号が入力されることを特徴とする、パルス変調回路。
【請求項２】
一対の第４のトランジスタを含む第４の差動回路を更に備え、
前記一対の第４のトランジスタのうち一方の前記第４のトランジスタが前記一対の第２のトランジスタのうち一方の前記第２のトランジスタと並列に接続されており、他方の前記第４のトランジスタが前記一対の第２のトランジスタのうち他方の前記第２のトランジスタと並列に接続されており、
前記一方の第４のトランジスタの制御端子には前記一方の第２のトランジスタの制御端子に入力される前記高周波信号とは逆相で同周期の高周波信号が入力され、前記他方の第４のトランジスタの制御端子には前記他方の第２のトランジスタの制御端子に入力される前記高周波信号とは逆相で同周期の高周波信号が入力されていることを特徴とする、請求項１に記載のパルス変調回路。
【請求項３】
前記一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備え、
前記第６のトランジスタの制御端子にはローレベルの直流信号が入力されることを特徴とする、請求項３に記載のパルス変調回路。
【請求項４】
一対の第４のトランジスタを含む第４の差動回路と当該一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備えており、
当該一対の第４のトランジスタは前記一対の第１のトランジスタの出力を受けその位相を反転して前記第１のトランジスタの出力に戻しており、
前記第６のトランジスタの制御端子にはローレベルの直流信号が入力されることを特徴とする、請求項１に記載のパルス変調回路。
【請求項５】
前記一対の第１のトランジスタのうち他方の前記第１のトランジスタの一方の電流端子と直列に接続される一対の第５のトランジスタを含む第５の差動回路を更に備え、
前記一対の第５のトランジスタのうち一方の前記第５のトランジスタの制御端子にハイレベルの直流信号が入力され、他方の前記第５のトランジスタの制御端子にローレベルの直流信号が入力されることを特徴とする、請求項１〜４のいずれか一項に記載のパルス変調回路。
【請求項１】
間欠的な高周波信号を生成するためのパルス変調回路であって、
一対の第１のトランジスタを含む第１の差動回路と、
前記一対の第１のトランジスタのうち一方の前記第１のトランジスタの一方の電流端子と直列に接続され、差動信号を出力する一対の第２のトランジスタを含む第２の差動回路と、
前記第２の差動回路から出力された前記差動信号を各制御端子に受ける一対の第３のトランジスタを含む第３の差動回路と
を備え、
前記一対の第１のトランジスタ及び前記一対の第２のトランジスタのうち一方の各制御端子に相補的な高周波信号が入力され、他方の各制御端子に相補的なパルス信号が入力されることを特徴とする、パルス変調回路。
【請求項２】
一対の第４のトランジスタを含む第４の差動回路を更に備え、
前記一対の第４のトランジスタのうち一方の前記第４のトランジスタが前記一対の第２のトランジスタのうち一方の前記第２のトランジスタと並列に接続されており、他方の前記第４のトランジスタが前記一対の第２のトランジスタのうち他方の前記第２のトランジスタと並列に接続されており、
前記一方の第４のトランジスタの制御端子には前記一方の第２のトランジスタの制御端子に入力される前記高周波信号とは逆相で同周期の高周波信号が入力され、前記他方の第４のトランジスタの制御端子には前記他方の第２のトランジスタの制御端子に入力される前記高周波信号とは逆相で同周期の高周波信号が入力されていることを特徴とする、請求項１に記載のパルス変調回路。
【請求項３】
前記一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備え、
前記第６のトランジスタの制御端子にはローレベルの直流信号が入力されることを特徴とする、請求項３に記載のパルス変調回路。
【請求項４】
一対の第４のトランジスタを含む第４の差動回路と当該一対の第４のトランジスタと直列に接続された第６のトランジスタを更に備えており、
当該一対の第４のトランジスタは前記一対の第１のトランジスタの出力を受けその位相を反転して前記第１のトランジスタの出力に戻しており、
前記第６のトランジスタの制御端子にはローレベルの直流信号が入力されることを特徴とする、請求項１に記載のパルス変調回路。
【請求項５】
前記一対の第１のトランジスタのうち他方の前記第１のトランジスタの一方の電流端子と直列に接続される一対の第５のトランジスタを含む第５の差動回路を更に備え、
前記一対の第５のトランジスタのうち一方の前記第５のトランジスタの制御端子にハイレベルの直流信号が入力され、他方の前記第５のトランジスタの制御端子にローレベルの直流信号が入力されることを特徴とする、請求項１〜４のいずれか一項に記載のパルス変調回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−２２８９４６（Ｐ２０１１−２２８９４６Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−９７１０３（Ｐ２０１０−９７１０３）
【出願日】平成２２年４月２０日（２０１０．４．２０）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年４月２０日（２０１０．４．２０）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]