フレーム同期回路
【目的】 正規位置以外での同期パターンの検出が混在する状況下においても短時間に同期を獲得できるようにする。
【構成】 同期パターン検出部１から同期パターン検出信号Ｓ4 が与えられる毎にフレーム同期モジュール２ａ，２ｂ，２ｃの順に同期獲得動作を起動し、最初に同期を獲得したモジュールからの信号をゲート回路４を通じてフレーム同期回路全体の同期確立信号Ｓ10として出力する。単一のモジュールを用いた場合には、先の同期パターンが正規の位置で検出されたものでないと分かってから更に次の同期パターンに対する同期獲得動作を続行する以外になかったものが、複数のモジュールにより同期獲得動作を並行して進めることができるようになり、無駄な待ち時間を節約して、短時間で同期の獲得ができる。
【構成】 同期パターン検出部１から同期パターン検出信号Ｓ4 が与えられる毎にフレーム同期モジュール２ａ，２ｂ，２ｃの順に同期獲得動作を起動し、最初に同期を獲得したモジュールからの信号をゲート回路４を通じてフレーム同期回路全体の同期確立信号Ｓ10として出力する。単一のモジュールを用いた場合には、先の同期パターンが正規の位置で検出されたものでないと分かってから更に次の同期パターンに対する同期獲得動作を続行する以外になかったものが、複数のモジュールにより同期獲得動作を並行して進めることができるようになり、無駄な待ち時間を節約して、短時間で同期の獲得ができる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、情報をフレーム化して伝送する通信装置に用いられるフレーム同期回路に関する。
【０００２】
【従来の技術】周知のように、情報をフレーム化して伝送する通信装置では、送信側と受信側の間で送信の開始点と受信の開始点を一致させるためにフレーム同期回路を用いて伝送フレームの同期をとるようにしている。
【０００３】図３は、この種の従来のフレーム同期回路の一般的構成を示す回路図であり、同期パターン検出部１、フリップフロップ２１-4，２１-5、ゲート２２-5〜２２-8、フレームカウンタ２３、同期保護カウンタ２４が具備されている。
【０００４】また、図４は、このフレーム同期回路によって監視される伝送フレームの一形式を示したものであり、当該フレーム同期回路の検出対象である同期パターンと伝送データとを含む構成を有している。
【０００５】更に、図５は、このフレーム同期回路の同期獲得動作に係る状態遷移図を示しており、前方保護、ハンティング、後方保護の各状態を経て同期確立の状態に至る様子を表している。以下に、これら図３、図４及び図５を参照しながら従来のフレーム同期回路の動作を説明する。
【０００６】図３において、このフレーム同期回路には、まず始めに、リセット信号Ｓ3 が入力され、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-4，２１-5がリセットされる。この時のフレーム同期回路の状態は、図５に示すハンティングの状態である。
【０００７】リセット信号Ｓ3 の解除後、フリップフロップ２１-4は同期パターン検出部１から出力される同期パターン検出信号Ｓ4 の入力待ちの状態となる。この同期パターン検出信号Ｓ4 は、データ信号Ｓ1 としてのデータ列の中に、図４に示す構成のフレーム中の同期パターンと同じデータ配列のものが存在した時に同期パターン検出部１が出力する信号である。
【０００８】この同期パターン検出信号Ｓ4 がゲート２２-5を通ってフリップフロップ２１-4に入力されると、その出力端子Ｑよりリセット信号が出力し、これがフレームカウンタ２３に与えられてそのリセット状態が解除される。フレームカウンタ２３にはビットクロック信号Ｓ2 が入力されており、上記リセット解除後にその入力クロック信号をカウントすることによって、このフレームカウンタ２３から１フレーム間隔毎にフレーム同期パルスＳ91が出力されることになる。この時のフレーム同期回路の状態は、図５に示すハンティングの状態から後方保護の状態に遷移した状態である。
【０００９】フレーム同期パルスＳ91は同期保護カウンタ２４へ入力されると同時に、ゲート２２-7にも入力される。この時のゲート２２-7の出力は、ゲート２２-6を通ってフリップフロップ２１-4，21ー５のそれぞれのリセット端子へ入力され、更にゲート２２-8を通って同期保護カウンタ２４のクリア端子にも入力される。
【００１０】ここで、ビットクロック信号Ｓ2 がフレームカウンタ２３に１フレ−ム長のビット数だけ入力されて、フレーム同期パルスＳ91が出力される時の更に詳しい動作をついて考察してみる。
【００１１】すなわち、この動作に際し、フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4 の出力位置が、図４に示す構成のフレーム中の正しい同期パターンの位置であったならば、データ信号Ｓ1 に誤りがない限りそれ以後も同期パターンは周期的に現れるため、フレーム同期パルスＳ91の出力位置では同期パターン検出信号Ｓ4 が必ず出力されることになる。
【００１２】この状態では、同期パターン検出信号Ｓ4 がゲート２２-7のゲート入力信号となって、フレーム同期パルスＳ91の信号はゲート２２-7で止められるため、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-4，２１-5はリセットされないままの状態を維持する。従って、この時、同期保護カウンタ２４ではフレーム同期パルスＳ91によりそのカウント値が１つインクリメントされる。この時のフレーム同期回路の状態は図５に示す後方保護の状態である。
【００１３】データ信号Ｓ1 に誤りがない状態が続くと、同期保護カウンタ２４の値が更にインクリメントされ、やがて設定値に達する。すると、同期保護カウンタ２４から出力される信号によりフリップフロップ２１-5がセットされ、同期が獲得できたことを指す同期確立信号Ｓ101 が出力される。この時のフレーム同期回路の状態は図５に示す同期確立の状態である。
【００１４】次に、フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4 が、図４に示す構成のフレーム中の正しい同期パターンの位置で出力されなかった場合の動作について考察する。
【００１５】この動作状態は、同期パターンの位置以外でのビット列がたまたま同期パターンと同じになった時に起こり得るものである。この場合は、フレーム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力されるのはデータの並び方によるため確率的でしかない。つまり、偶然、フレーム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力されることはあっても、それが同期確立状態になるまで続けて起きる確率は極めて小さいと言える。
【００１６】そのため、同期確立状態になる前にフレーム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力されないことが発生する。そうすると、フレーム同期パルスＳ91の信号はゲート２２-7で止められないので、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-4，２１-5がリセットされることになり、再び初期状態（図４に示すハンティングの状態）に戻り、始めから同期獲得動作をやり直すことになる。
【００１７】以上説明したように、このフレーム同期回路ではハンティング状態にある時はデータ信号Ｓ1 上に同期パターンが現れた時点で動作を開始するが、一度同期パターンを検出して後方保護状態に移った後は、１フレ−ム長間隔の位置でしか同期パターンの存在の有無の判断を行なわないようになっている。そのため、ハンティング状態にある時に最初に同期パターンを検出して同期パターン検出信号Ｓ4 を出力した位置が正しい同期パターンの位置であれば問題はないが、同期パターンの位置以外でのビット列がたまたま同期パターンと同じようになって出力された場合は、その同期パターンを検出した位置が正しい同期パターンの位置でないと判断されるまでの１フレーム期間は、データ信号Ｓ1 上に正しい位置での同期パターンが到来してもこの回路を動作させることができず、その分だけ同期を獲得するまでに余計に時間がかかることになった。
【００１８】
【発明が解決しようとする課題】このように、上記従来のフレーム同期回路では、同期パターンを検出して一旦後方保護状態に移った後は、１フレーム長の時間間隔で同期パターンの存在の有無を認識して同期がとれたか否かの信号を出力するようにしていたため、ハンティング状態にある時に、たまたま同期パターンと同じようなビット列が現れ、これが同期パターンとして検出されて同期獲得動作に入ってしまった時、これが正しい位置での同期パターンの検出ではないと判断されるまでの１フレーム期間中は、たとえその間にデータ信号上に正しい位置での同期パターンが現れても同期獲得動作に入ることができず、上記１フレーム期間経過時点で正しい同期パターンでなかったことを認識してから改めて同期獲得動作をやり直さなければならないことから、同期獲得までの時間が長くかかるという問題点があった。
【００１９】本発明はこの問題点を除去し、全ての同期パターンの検出に対してその検出時点で直ちに同期獲得動作を開始でき、正規位置以外での同期パターンの検出が混在する状況下においても正規位置の同期パターンを迅速に捕捉してできるだけ短時間に同期獲得を実現するフレーム同期回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明のフレーム同期回路は、フレーム化されて送られてくるデータ列の中に含まれるフレーム同期パターンを検出する同期パターン検出手段と、同期パターンの検出後、１フレーム期間経過後に再び同期パターンが検出された時に同期が獲得されたことを指す同期確立信号を出力する機能モジュールによって構成され、各々がそれぞれ異なるタイミングにおける前記フレーム同期パターンの検出に対して順に同期獲得動作を開始するように制御される複数のフレーム同期検出手段と、該フレーム同期検出手段の中から最初に出力された同期確立信号をフレーム同期回路全体の同期確立信号として選択する出力選択手段とを具備して構成される。
【００２１】
【作用】本発明では、同期パターン検出部から出力される同期パターン検出信号によりフレーム同期をとるフレーム同期検出手段を複数設けると共に、各フレーム同期検出手段を、前記同期パターン検出信号が出力される度に順に動作させるように制御し、その中で最初にフレーム同期がとられたフレーム同期検出手段からの同期確立信号を選択して出力するようにしている。
【００２２】この本発明の構成によれば、最初のフレーム同期検出信号によりあるフレーム同期検出手段が動作開始した後、１フレーム分の時間経過前に引き続き同期パターン検出信号が出力された場合も、この新たなフレーム同期検出信号に対して別のフレーム同期検出手段を動作させることによって、２つ以上の同期パターンに関する同期獲得処理を並行して実施できる。
【００２３】単一のフレーム同期検出手段しか持たないこの種の従来回路では、この回路が一旦同期獲得動作に入った後は１フレーム分の時間を経ないと次の動作に移ることができず、この１フレーム分の時間経過時点でフレーム同期が得られなかった場合には更に同じ動作を継続しなければならなかったが、同期獲得処理を並行して行えるようにした本発明回路によれば、この種の時間のロスを解消して、同期獲得までの時間を大幅に短縮化できる。
【００２４】
【実施例】以下、本発明の実施例を添付図面に基づいて詳細に説明する。図１は、本発明に係るフレーム同期回路の一実施例を示す回路図であり、同期パターン検出部１から出力される同期パターン検出信号Ｓ4 によりフレーム同期をとる機能回路として、３つのフレーム同期モジュール２ａ，２ｂ，２ｃが設けられている。その他の構成要素として、この回路には、フレーム同期モジュール２ａ，２ｂ，２ｃの各々から出力されるフレーム同期パルスＳ7a，Ｓ7b，Ｓ7cの中の１つをこの回路全体のフレーム同期パルスＳ9 として選択するセレクタ３が備わっている。また、この回路には、ゲート４と、ゲート５-1及び５-2が設けられ、このうち、特に、ゲート４は、フレーム同期モジュール２ａ，２ｂ，２ｃの各々から出力される同期確立信号Ｓ8a，Ｓ8b，Ｓ8cの中から１つをこの回路全体の同期確立信号Ｓ10として選択出力する機能回路である。
【００２５】次に、このフレーム同期回路の動作について説明する。まず、始めに、この回路には、リセット信号Ｓ3 が入力され、フレーム同期モジュール２ａ，２ｂ，２ｃがリセットされる。リセット信号Ｓ3 の解除後、制御信号（入力）Ｓ5aの入力を受けるフレーム同期モジュール２ａのみが同期パターン検出部１から出力される同期パターン検出信号Ｓ4 の入力待ちの状態となる。
【００２６】この時、フレーム同期モジュール２ｂ，２ｃに対してはゲート５-1，５-2を通って入力する制御信号（入力）Ｓ5b，Ｓ5cが動作禁止を示す信号内容となっており、これにより、当該時点で動作を行なうことができるのはフレーム同期モジュール２ａのみとなる。
【００２７】同期パターン検出信号Ｓ4 の入力後、フレーム同期モジュール２ａは同期を獲得する動作に移る。ここで、同期パターン検出信号Ｓ4 の出力された位置が正しい同期パターンの位置であれば、フレーム同期モジュール２ａの同期を獲得する動作のみが引き続き行なわれる。
【００２８】これに対して、同期パターン検出信号Ｓ4 の出力された位置が正しい同期パターンの位置でなかった場合（データ信号Ｓ1 のデータ列が同期パターンと一致するような場合）、次に正しい位置の同期パターンの検出により同期パターン検出信号Ｓ4 が出力されるのは上述した同期獲得動作の開始後、１フレーム分のデータが流れ過ぎる前のタイミングとなる。
【００２９】この場合、フレーム同期モジュール２ａは既に動作中であるが、フレーム同期モジュール２ｂに対してはゲート５-1を通して動作許可を指示する内容の制御信号（入力）Ｓ56が入力されるため、フレーム同期モジュール２ｂは同期を獲得する動作に移行する。
【００３０】一方、フレーム同期モジュール２ｃに対してはゲート５-2を通して、引き続き動作禁止を指示する内容の制御信号（入力）Ｓ5cが入力されており、ここで動作を行なうことができるのはフレーム同期モジュール２ｂのみに制限される。
【００３１】このように、本発明では、同期パターン検出信号Ｓ4 の出力位置が以前に出力された位置に対してフレーム長の整数倍になっていない時は、次段のフレーム同期モジュールを順に動作開始させるような構成となっている。
【００３２】それぞれのフレーム同期モジュール２ａ，２ｂ，２ｃから出力されているフレーム同期パルスＳ7a，Ｓ7b，Ｓ7cと同期確立信号Ｓ8a，Ｓ8b，Ｓ8cはセレクタ３に入力されており、一番早くに同期確立状態となったフレーム同期モジュールからのフレーム同期パルスがフレーム同期回路全体としてフレーム同期パルスＳ9として出力される。更に、同期確立信号Ｓ8a，Ｓ8b，Ｓ8cはゲート４にも入力されており、このゲート４の出力がフレーム同期回路全体としての同期確立信号Ｓ10として出力される。次に、この回路の動作をより理解し易いものとするために、各フレーム同期モジュール２ａ，２ｂ，２ｃの動作を詳述する。
【００３３】一例として、図２には、図１の回路に含まれるフレーム同期モジュール２ａの詳細な回路図を示している。このフレーム同期モジュール２ａは、前段の回路から入力する制御信号（この例では、同期パターン検出部１から与えられる制御信号Ｓ5a）を受け取るフリップフロップ２１-1を持ち、かつフレームカウンタ２３の出力を制御信号（出力）Ｓ61として次段の回路に出力する信号経路を有する以外は図３に示した従来のフレーム同期回路と同等の構成であると考えて良い。但し、フリップフロップやゲートに関してはそれぞれ対応する機能回路であっても図２と図３とでは異なった符号を用いている。
【００３４】このフレーム同期モジュール２ａに対し、まず、始めに、リセット信号Ｓ3 が入力され、これによりフレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-1，２１-2，２１-3がリセットされる。この時のフレーム同期回路の状態は、図５に示すハンディングの状態である。
【００３５】リセット信号Ｓ3 の解除後、フリップフロップ２１-1に制御信号（入力）Ｓ5aが入力されると、その出力端子Ｑからの出力信号によりゲート２２-1が出力可能に制御される。この状態で、同期パターン検出信号Ｓ4 が出力された場合、この同期パターン検出信号Ｓ4 はゲート２２-1を通ってフリップフロップ２１-2に入力されることになる。
【００３６】同期パターン検出信号Ｓ4 は、図１に示す回路でデータ信号Ｓ1 上を流れているデータ列の中に、同期パターン（図４参照）と同じデータ配列のものが存在した時に同期パターン検出部１から出力される信号である。
【００３７】同期パターン検出信号Ｓ4 がフリップフロップ２１-2に入力すると、その出力端子Ｑよりリセット信号が出力し、これがフレームカウンタ２３に与えられてそのリセット状態が解除される。フレームカウンタ２３にはビットクロック信号Ｓ2 が入力されており、上記リセット解除後にその入力クロック信号をカウントすることによって、このフレームカウンタ２３から１フレーム間隔毎にフレーム同期パルスＳ7aが出力されるようになる。この時のフレーム同期回路の状態は、図５に示すハンティングの状態から後方保護の状態に遷移した状態である。
【００３８】このフレーム同期パルスＳ7aは同期保護カウンタ２４へ入力されると同時に、ゲート２２-3にも入力される。この入力に基づくゲート２２-3の出力は、ゲート２２-2を通ってフリップフロップ２１-1，２１-2，２１-3の各リセット端子へ入力され、更にゲート２２-4を通って同期保護カウンタ１４のクリア端子にも入力される。また、フレーム同期パルスＳ7aは制御信号（出力）Ｓ61として、次段のフレーム同期モジュール２ｂに対して出力される。
【００３９】ここで、フレームカウンタ２３にビットクロック信号Ｓ2 が１フレーム長のビット数だけ入力されて、フレーム同期パルスＳ7aが出力される時の詳しい動作状態を考察する。
【００４０】フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4がフレーム（図４参照）中の正規の同期パターンの位置で出力された場合には、図１に示す回路中のデータ信号Ｓ1 に誤りがない限り同期パターンはその後も周期的に現れるため、フレーム同期パルスＳ7aの出力位置では同期パターン検出信号Ｓ4 が必ず出力されることになる。
【００４１】この状態では、同期パターン検出信号Ｓ4 がゲート２２-3のゲート入力信号となってフレーム同期パルスＳ7aは当該ゲート２２-3で止められるため、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-1，２１-2，２１-3はリセットされないままとなり、フレーム同期パルスＳ7aで同期保護カウンタ２４の値が１つインクリメントされる。この時のフレーム同期回路の状態は図５に示す後方保護の状態である。
【００４２】また、この時、フレーム同期モジュール２ａからは制御信号（出力）Ｓ61が出力されるため、次段以降のフレーム同期モジュール２ｂ，２ｃに対しては制御信号（入力）Ｓ5b，Ｓ5cが与えられることはなく、同期パターン検出信号Ｓ4 が入力されてもこれらのフレーム同期モジュールは動作を開始しない。
【００４３】データ信号Ｓ1 に誤りがない状態が続くと、同期保護カウンタ２４の値が更にインクリメントされてやがて設定値に達する。すると、同期保護カウンタ２４から出力される信号によりフリップフロップ２１-3がセットされ、同期がとれたことを指す同期確立信号Ｓ8aが出力される。この時のフレーム同期回路の状態は図５R>５に示す同期確立の状態である。
【００４４】この同期確立信号Ｓ8aは、図１に示す回路中のゲート４を通ってフレーム同期回路全体の同期確立信号Ｓ10として出力される。また、セレクタ３では、フレーム同期モジュール２ａから入力されるフレーム同期パルスＳ7aを選択し、これをフレーム同期回路全体のフレーム同期パルスＳ9 として出力する。
【００４５】次に、フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4 が、伝送フレーム（図４参照）中の正規の同期パターンの位置以外での同期パターンの検出により発生した場合の動作状態について考察する。
【００４６】この状態は、上記フレームの同期パターンの位置以外のビット列がたまたま同期パターンと同じパターンとして現れた時に起こり得るものである。この場合、フレーム同期モジュール２ａのフレームカウンタ２３では、フレーム同期パルスＳ7aが出力される前に、例えば、正規の同期パターンの位置で同期パターン検出信号Ｓ4 が続けて出力される状況が起こり得る。
【００４７】この時、フレーム同期モジュール２ａでは、フレームカウンタ２３に入力するビットクロック信号Ｓ2 が１フレーム長のビット数に満たないために、フレーム同期パルスＳ7aすなわち制御信号（出力）Ｓ61が発生しない。これにより、フレーム同期モジュール２ａから次段のフレーム同期モジュール２ｂに対してはゲート５-1を通って制御信号（入力）Ｓ5bが与えられ、直ちにこのフレーム同期モジュール２ｂが同期獲得動作を開始することになる。
【００４８】ここで、フレーム同期モジュール２ｂを起動する同期パターン検出信号Ｓ4 がフレーム（図４参照）中の正規位置の同期パターンの検出に対応して入力したものである場合には、その後、１フレーム期間を経てこのフレーム同期モジュール２ｂにより同期が獲得されることになる。
【００４９】しかしながら、このフレーム同期モジュール２ｂに対して同期パターン検出信号Ｓ4 が入力された位置も正規の同期パターンの位置でない時には、この同期パターン検出信号Ｓ4 の入力時点から上記同様の制御を経て更に次段のフレーム同期モジュール２ｃの動作が開始される。
【００５０】このようにして、本発明では、異なる位置で出力された複数の同期パターン検出信号に対する同期獲得動作が並行して実施されることになる。この並行動作を行なっているフレーム同期モジュール２ａ，２ｂ，２ｃの中で正規の同期パターンの位置で出力された同期パターン検出信号Ｓ4 によって動作を開始したモジュールだけが同期確立信号を出力することになり、これがゲート４によりフレーム同期回路全体の同期確立信号Ｓ10として選択される。
【００５１】この種の単一のフレーム同期モジュールにより構成されていた従来回路（図３参照）では、正規の同期パターンの位置でないのに同期獲得動作を始めてしまった場合は、その同期パターンを見つけた位置が正しい同期パターンの位置でないと判断されるまでの１フレーム期間は、データ信号上に正しい位置での同期パターンがきても同期獲得動作ができず、同期獲得までに長時間を要していたが、上述の如くフレーム同期モジュールを複数備えた本発明回路では、同期パターン検出部から与えられる複数の同期パターン検出信号に対して同期獲得動作を並行して進めることによって、同期確立までの時間短縮が可能となる。
【００５２】
【発明の効果】以上説明したように、本発明のフレーム同期回路によれば、同期パターン検出部から出力される同期パターン検出信号によりフレーム同期をとるための機能回路を複数設け、これら各機能回路を、同期パターン検出信号が出力される度に順に同期獲得動作させるようにしたため、同期パターン検出信号が正しい位置の同期パターンの検出に基づいて出力されたか否かに拘らずこれら全ての同期パターン検出手段に関して同期獲得処理を並行して進めることができ、これによって同期確立までの時間を大幅に短縮化できる。
【図面の簡単な説明】
【図１】本発明に係るフレーム同期回路の一実施例を示す回路図。
【図２】図１に示したフレーム同期回路におけるフレーム同期モジュール２ａの詳細構成を示す回路図。
【図３】従来のフレーム同期回路の構成例を示す回路図。
【図４】この種のフレーム同期回路の検出対象である同期パターンを含む伝送フレームの構成例を示す図。
【図５】この種のフレーム同期回路のフレーム同期の獲得に係る状態遷移図。
【符号の説明】
１ 同期パターン検出部
２ａ，２ｂ，２ｃ フレーム同期モジュール
３ セレクタ
４，５-1，５-2，２２-1〜２２-8 ゲート
２１-1〜２１-5 フリップフロップ
２３ フレームカウンタ
２４ 同期保護カウンタ
Ｓ1 データ信号
Ｓ2 ビットクロック信号
Ｓ3 リセット信号
Ｓ4 同期パターン検出信号
Ｓ5a，Ｓ5b，Ｓ5c 制御信号（入力）
Ｓ61，Ｓ62 制御信号（出力）
Ｓ7a，Ｓ7b，Ｓ7c フレーム同期パルス（モジュール出力）
Ｓ8a，Ｓ8b，Ｓ8c 同期確立信号（モジュール出力）
Ｓ9 ，Ｓ91 フレーム同期パルス（回路出力）
Ｓ10，Ｓ101 同期確立信号（回路出力）
【０００１】
【産業上の利用分野】本発明は、情報をフレーム化して伝送する通信装置に用いられるフレーム同期回路に関する。
【０００２】
【従来の技術】周知のように、情報をフレーム化して伝送する通信装置では、送信側と受信側の間で送信の開始点と受信の開始点を一致させるためにフレーム同期回路を用いて伝送フレームの同期をとるようにしている。
【０００３】図３は、この種の従来のフレーム同期回路の一般的構成を示す回路図であり、同期パターン検出部１、フリップフロップ２１-4，２１-5、ゲート２２-5〜２２-8、フレームカウンタ２３、同期保護カウンタ２４が具備されている。
【０００４】また、図４は、このフレーム同期回路によって監視される伝送フレームの一形式を示したものであり、当該フレーム同期回路の検出対象である同期パターンと伝送データとを含む構成を有している。
【０００５】更に、図５は、このフレーム同期回路の同期獲得動作に係る状態遷移図を示しており、前方保護、ハンティング、後方保護の各状態を経て同期確立の状態に至る様子を表している。以下に、これら図３、図４及び図５を参照しながら従来のフレーム同期回路の動作を説明する。
【０００６】図３において、このフレーム同期回路には、まず始めに、リセット信号Ｓ3 が入力され、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-4，２１-5がリセットされる。この時のフレーム同期回路の状態は、図５に示すハンティングの状態である。
【０００７】リセット信号Ｓ3 の解除後、フリップフロップ２１-4は同期パターン検出部１から出力される同期パターン検出信号Ｓ4 の入力待ちの状態となる。この同期パターン検出信号Ｓ4 は、データ信号Ｓ1 としてのデータ列の中に、図４に示す構成のフレーム中の同期パターンと同じデータ配列のものが存在した時に同期パターン検出部１が出力する信号である。
【０００８】この同期パターン検出信号Ｓ4 がゲート２２-5を通ってフリップフロップ２１-4に入力されると、その出力端子Ｑよりリセット信号が出力し、これがフレームカウンタ２３に与えられてそのリセット状態が解除される。フレームカウンタ２３にはビットクロック信号Ｓ2 が入力されており、上記リセット解除後にその入力クロック信号をカウントすることによって、このフレームカウンタ２３から１フレーム間隔毎にフレーム同期パルスＳ91が出力されることになる。この時のフレーム同期回路の状態は、図５に示すハンティングの状態から後方保護の状態に遷移した状態である。
【０００９】フレーム同期パルスＳ91は同期保護カウンタ２４へ入力されると同時に、ゲート２２-7にも入力される。この時のゲート２２-7の出力は、ゲート２２-6を通ってフリップフロップ２１-4，21ー５のそれぞれのリセット端子へ入力され、更にゲート２２-8を通って同期保護カウンタ２４のクリア端子にも入力される。
【００１０】ここで、ビットクロック信号Ｓ2 がフレームカウンタ２３に１フレ−ム長のビット数だけ入力されて、フレーム同期パルスＳ91が出力される時の更に詳しい動作をついて考察してみる。
【００１１】すなわち、この動作に際し、フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4 の出力位置が、図４に示す構成のフレーム中の正しい同期パターンの位置であったならば、データ信号Ｓ1 に誤りがない限りそれ以後も同期パターンは周期的に現れるため、フレーム同期パルスＳ91の出力位置では同期パターン検出信号Ｓ4 が必ず出力されることになる。
【００１２】この状態では、同期パターン検出信号Ｓ4 がゲート２２-7のゲート入力信号となって、フレーム同期パルスＳ91の信号はゲート２２-7で止められるため、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-4，２１-5はリセットされないままの状態を維持する。従って、この時、同期保護カウンタ２４ではフレーム同期パルスＳ91によりそのカウント値が１つインクリメントされる。この時のフレーム同期回路の状態は図５に示す後方保護の状態である。
【００１３】データ信号Ｓ1 に誤りがない状態が続くと、同期保護カウンタ２４の値が更にインクリメントされ、やがて設定値に達する。すると、同期保護カウンタ２４から出力される信号によりフリップフロップ２１-5がセットされ、同期が獲得できたことを指す同期確立信号Ｓ101 が出力される。この時のフレーム同期回路の状態は図５に示す同期確立の状態である。
【００１４】次に、フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4 が、図４に示す構成のフレーム中の正しい同期パターンの位置で出力されなかった場合の動作について考察する。
【００１５】この動作状態は、同期パターンの位置以外でのビット列がたまたま同期パターンと同じになった時に起こり得るものである。この場合は、フレーム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力されるのはデータの並び方によるため確率的でしかない。つまり、偶然、フレーム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力されることはあっても、それが同期確立状態になるまで続けて起きる確率は極めて小さいと言える。
【００１６】そのため、同期確立状態になる前にフレーム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力されないことが発生する。そうすると、フレーム同期パルスＳ91の信号はゲート２２-7で止められないので、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-4，２１-5がリセットされることになり、再び初期状態（図４に示すハンティングの状態）に戻り、始めから同期獲得動作をやり直すことになる。
【００１７】以上説明したように、このフレーム同期回路ではハンティング状態にある時はデータ信号Ｓ1 上に同期パターンが現れた時点で動作を開始するが、一度同期パターンを検出して後方保護状態に移った後は、１フレ−ム長間隔の位置でしか同期パターンの存在の有無の判断を行なわないようになっている。そのため、ハンティング状態にある時に最初に同期パターンを検出して同期パターン検出信号Ｓ4 を出力した位置が正しい同期パターンの位置であれば問題はないが、同期パターンの位置以外でのビット列がたまたま同期パターンと同じようになって出力された場合は、その同期パターンを検出した位置が正しい同期パターンの位置でないと判断されるまでの１フレーム期間は、データ信号Ｓ1 上に正しい位置での同期パターンが到来してもこの回路を動作させることができず、その分だけ同期を獲得するまでに余計に時間がかかることになった。
【００１８】
【発明が解決しようとする課題】このように、上記従来のフレーム同期回路では、同期パターンを検出して一旦後方保護状態に移った後は、１フレーム長の時間間隔で同期パターンの存在の有無を認識して同期がとれたか否かの信号を出力するようにしていたため、ハンティング状態にある時に、たまたま同期パターンと同じようなビット列が現れ、これが同期パターンとして検出されて同期獲得動作に入ってしまった時、これが正しい位置での同期パターンの検出ではないと判断されるまでの１フレーム期間中は、たとえその間にデータ信号上に正しい位置での同期パターンが現れても同期獲得動作に入ることができず、上記１フレーム期間経過時点で正しい同期パターンでなかったことを認識してから改めて同期獲得動作をやり直さなければならないことから、同期獲得までの時間が長くかかるという問題点があった。
【００１９】本発明はこの問題点を除去し、全ての同期パターンの検出に対してその検出時点で直ちに同期獲得動作を開始でき、正規位置以外での同期パターンの検出が混在する状況下においても正規位置の同期パターンを迅速に捕捉してできるだけ短時間に同期獲得を実現するフレーム同期回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明のフレーム同期回路は、フレーム化されて送られてくるデータ列の中に含まれるフレーム同期パターンを検出する同期パターン検出手段と、同期パターンの検出後、１フレーム期間経過後に再び同期パターンが検出された時に同期が獲得されたことを指す同期確立信号を出力する機能モジュールによって構成され、各々がそれぞれ異なるタイミングにおける前記フレーム同期パターンの検出に対して順に同期獲得動作を開始するように制御される複数のフレーム同期検出手段と、該フレーム同期検出手段の中から最初に出力された同期確立信号をフレーム同期回路全体の同期確立信号として選択する出力選択手段とを具備して構成される。
【００２１】
【作用】本発明では、同期パターン検出部から出力される同期パターン検出信号によりフレーム同期をとるフレーム同期検出手段を複数設けると共に、各フレーム同期検出手段を、前記同期パターン検出信号が出力される度に順に動作させるように制御し、その中で最初にフレーム同期がとられたフレーム同期検出手段からの同期確立信号を選択して出力するようにしている。
【００２２】この本発明の構成によれば、最初のフレーム同期検出信号によりあるフレーム同期検出手段が動作開始した後、１フレーム分の時間経過前に引き続き同期パターン検出信号が出力された場合も、この新たなフレーム同期検出信号に対して別のフレーム同期検出手段を動作させることによって、２つ以上の同期パターンに関する同期獲得処理を並行して実施できる。
【００２３】単一のフレーム同期検出手段しか持たないこの種の従来回路では、この回路が一旦同期獲得動作に入った後は１フレーム分の時間を経ないと次の動作に移ることができず、この１フレーム分の時間経過時点でフレーム同期が得られなかった場合には更に同じ動作を継続しなければならなかったが、同期獲得処理を並行して行えるようにした本発明回路によれば、この種の時間のロスを解消して、同期獲得までの時間を大幅に短縮化できる。
【００２４】
【実施例】以下、本発明の実施例を添付図面に基づいて詳細に説明する。図１は、本発明に係るフレーム同期回路の一実施例を示す回路図であり、同期パターン検出部１から出力される同期パターン検出信号Ｓ4 によりフレーム同期をとる機能回路として、３つのフレーム同期モジュール２ａ，２ｂ，２ｃが設けられている。その他の構成要素として、この回路には、フレーム同期モジュール２ａ，２ｂ，２ｃの各々から出力されるフレーム同期パルスＳ7a，Ｓ7b，Ｓ7cの中の１つをこの回路全体のフレーム同期パルスＳ9 として選択するセレクタ３が備わっている。また、この回路には、ゲート４と、ゲート５-1及び５-2が設けられ、このうち、特に、ゲート４は、フレーム同期モジュール２ａ，２ｂ，２ｃの各々から出力される同期確立信号Ｓ8a，Ｓ8b，Ｓ8cの中から１つをこの回路全体の同期確立信号Ｓ10として選択出力する機能回路である。
【００２５】次に、このフレーム同期回路の動作について説明する。まず、始めに、この回路には、リセット信号Ｓ3 が入力され、フレーム同期モジュール２ａ，２ｂ，２ｃがリセットされる。リセット信号Ｓ3 の解除後、制御信号（入力）Ｓ5aの入力を受けるフレーム同期モジュール２ａのみが同期パターン検出部１から出力される同期パターン検出信号Ｓ4 の入力待ちの状態となる。
【００２６】この時、フレーム同期モジュール２ｂ，２ｃに対してはゲート５-1，５-2を通って入力する制御信号（入力）Ｓ5b，Ｓ5cが動作禁止を示す信号内容となっており、これにより、当該時点で動作を行なうことができるのはフレーム同期モジュール２ａのみとなる。
【００２７】同期パターン検出信号Ｓ4 の入力後、フレーム同期モジュール２ａは同期を獲得する動作に移る。ここで、同期パターン検出信号Ｓ4 の出力された位置が正しい同期パターンの位置であれば、フレーム同期モジュール２ａの同期を獲得する動作のみが引き続き行なわれる。
【００２８】これに対して、同期パターン検出信号Ｓ4 の出力された位置が正しい同期パターンの位置でなかった場合（データ信号Ｓ1 のデータ列が同期パターンと一致するような場合）、次に正しい位置の同期パターンの検出により同期パターン検出信号Ｓ4 が出力されるのは上述した同期獲得動作の開始後、１フレーム分のデータが流れ過ぎる前のタイミングとなる。
【００２９】この場合、フレーム同期モジュール２ａは既に動作中であるが、フレーム同期モジュール２ｂに対してはゲート５-1を通して動作許可を指示する内容の制御信号（入力）Ｓ56が入力されるため、フレーム同期モジュール２ｂは同期を獲得する動作に移行する。
【００３０】一方、フレーム同期モジュール２ｃに対してはゲート５-2を通して、引き続き動作禁止を指示する内容の制御信号（入力）Ｓ5cが入力されており、ここで動作を行なうことができるのはフレーム同期モジュール２ｂのみに制限される。
【００３１】このように、本発明では、同期パターン検出信号Ｓ4 の出力位置が以前に出力された位置に対してフレーム長の整数倍になっていない時は、次段のフレーム同期モジュールを順に動作開始させるような構成となっている。
【００３２】それぞれのフレーム同期モジュール２ａ，２ｂ，２ｃから出力されているフレーム同期パルスＳ7a，Ｓ7b，Ｓ7cと同期確立信号Ｓ8a，Ｓ8b，Ｓ8cはセレクタ３に入力されており、一番早くに同期確立状態となったフレーム同期モジュールからのフレーム同期パルスがフレーム同期回路全体としてフレーム同期パルスＳ9として出力される。更に、同期確立信号Ｓ8a，Ｓ8b，Ｓ8cはゲート４にも入力されており、このゲート４の出力がフレーム同期回路全体としての同期確立信号Ｓ10として出力される。次に、この回路の動作をより理解し易いものとするために、各フレーム同期モジュール２ａ，２ｂ，２ｃの動作を詳述する。
【００３３】一例として、図２には、図１の回路に含まれるフレーム同期モジュール２ａの詳細な回路図を示している。このフレーム同期モジュール２ａは、前段の回路から入力する制御信号（この例では、同期パターン検出部１から与えられる制御信号Ｓ5a）を受け取るフリップフロップ２１-1を持ち、かつフレームカウンタ２３の出力を制御信号（出力）Ｓ61として次段の回路に出力する信号経路を有する以外は図３に示した従来のフレーム同期回路と同等の構成であると考えて良い。但し、フリップフロップやゲートに関してはそれぞれ対応する機能回路であっても図２と図３とでは異なった符号を用いている。
【００３４】このフレーム同期モジュール２ａに対し、まず、始めに、リセット信号Ｓ3 が入力され、これによりフレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-1，２１-2，２１-3がリセットされる。この時のフレーム同期回路の状態は、図５に示すハンディングの状態である。
【００３５】リセット信号Ｓ3 の解除後、フリップフロップ２１-1に制御信号（入力）Ｓ5aが入力されると、その出力端子Ｑからの出力信号によりゲート２２-1が出力可能に制御される。この状態で、同期パターン検出信号Ｓ4 が出力された場合、この同期パターン検出信号Ｓ4 はゲート２２-1を通ってフリップフロップ２１-2に入力されることになる。
【００３６】同期パターン検出信号Ｓ4 は、図１に示す回路でデータ信号Ｓ1 上を流れているデータ列の中に、同期パターン（図４参照）と同じデータ配列のものが存在した時に同期パターン検出部１から出力される信号である。
【００３７】同期パターン検出信号Ｓ4 がフリップフロップ２１-2に入力すると、その出力端子Ｑよりリセット信号が出力し、これがフレームカウンタ２３に与えられてそのリセット状態が解除される。フレームカウンタ２３にはビットクロック信号Ｓ2 が入力されており、上記リセット解除後にその入力クロック信号をカウントすることによって、このフレームカウンタ２３から１フレーム間隔毎にフレーム同期パルスＳ7aが出力されるようになる。この時のフレーム同期回路の状態は、図５に示すハンティングの状態から後方保護の状態に遷移した状態である。
【００３８】このフレーム同期パルスＳ7aは同期保護カウンタ２４へ入力されると同時に、ゲート２２-3にも入力される。この入力に基づくゲート２２-3の出力は、ゲート２２-2を通ってフリップフロップ２１-1，２１-2，２１-3の各リセット端子へ入力され、更にゲート２２-4を通って同期保護カウンタ１４のクリア端子にも入力される。また、フレーム同期パルスＳ7aは制御信号（出力）Ｓ61として、次段のフレーム同期モジュール２ｂに対して出力される。
【００３９】ここで、フレームカウンタ２３にビットクロック信号Ｓ2 が１フレーム長のビット数だけ入力されて、フレーム同期パルスＳ7aが出力される時の詳しい動作状態を考察する。
【００４０】フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4がフレーム（図４参照）中の正規の同期パターンの位置で出力された場合には、図１に示す回路中のデータ信号Ｓ1 に誤りがない限り同期パターンはその後も周期的に現れるため、フレーム同期パルスＳ7aの出力位置では同期パターン検出信号Ｓ4 が必ず出力されることになる。
【００４１】この状態では、同期パターン検出信号Ｓ4 がゲート２２-3のゲート入力信号となってフレーム同期パルスＳ7aは当該ゲート２２-3で止められるため、フレームカウンタ２３、同期保護カウンタ２４、フリップフロップ２１-1，２１-2，２１-3はリセットされないままとなり、フレーム同期パルスＳ7aで同期保護カウンタ２４の値が１つインクリメントされる。この時のフレーム同期回路の状態は図５に示す後方保護の状態である。
【００４２】また、この時、フレーム同期モジュール２ａからは制御信号（出力）Ｓ61が出力されるため、次段以降のフレーム同期モジュール２ｂ，２ｃに対しては制御信号（入力）Ｓ5b，Ｓ5cが与えられることはなく、同期パターン検出信号Ｓ4 が入力されてもこれらのフレーム同期モジュールは動作を開始しない。
【００４３】データ信号Ｓ1 に誤りがない状態が続くと、同期保護カウンタ２４の値が更にインクリメントされてやがて設定値に達する。すると、同期保護カウンタ２４から出力される信号によりフリップフロップ２１-3がセットされ、同期がとれたことを指す同期確立信号Ｓ8aが出力される。この時のフレーム同期回路の状態は図５R>５に示す同期確立の状態である。
【００４４】この同期確立信号Ｓ8aは、図１に示す回路中のゲート４を通ってフレーム同期回路全体の同期確立信号Ｓ10として出力される。また、セレクタ３では、フレーム同期モジュール２ａから入力されるフレーム同期パルスＳ7aを選択し、これをフレーム同期回路全体のフレーム同期パルスＳ9 として出力する。
【００４５】次に、フレームカウンタ２３のリセット解除に利用された同期パターン検出信号Ｓ4 が、伝送フレーム（図４参照）中の正規の同期パターンの位置以外での同期パターンの検出により発生した場合の動作状態について考察する。
【００４６】この状態は、上記フレームの同期パターンの位置以外のビット列がたまたま同期パターンと同じパターンとして現れた時に起こり得るものである。この場合、フレーム同期モジュール２ａのフレームカウンタ２３では、フレーム同期パルスＳ7aが出力される前に、例えば、正規の同期パターンの位置で同期パターン検出信号Ｓ4 が続けて出力される状況が起こり得る。
【００４７】この時、フレーム同期モジュール２ａでは、フレームカウンタ２３に入力するビットクロック信号Ｓ2 が１フレーム長のビット数に満たないために、フレーム同期パルスＳ7aすなわち制御信号（出力）Ｓ61が発生しない。これにより、フレーム同期モジュール２ａから次段のフレーム同期モジュール２ｂに対してはゲート５-1を通って制御信号（入力）Ｓ5bが与えられ、直ちにこのフレーム同期モジュール２ｂが同期獲得動作を開始することになる。
【００４８】ここで、フレーム同期モジュール２ｂを起動する同期パターン検出信号Ｓ4 がフレーム（図４参照）中の正規位置の同期パターンの検出に対応して入力したものである場合には、その後、１フレーム期間を経てこのフレーム同期モジュール２ｂにより同期が獲得されることになる。
【００４９】しかしながら、このフレーム同期モジュール２ｂに対して同期パターン検出信号Ｓ4 が入力された位置も正規の同期パターンの位置でない時には、この同期パターン検出信号Ｓ4 の入力時点から上記同様の制御を経て更に次段のフレーム同期モジュール２ｃの動作が開始される。
【００５０】このようにして、本発明では、異なる位置で出力された複数の同期パターン検出信号に対する同期獲得動作が並行して実施されることになる。この並行動作を行なっているフレーム同期モジュール２ａ，２ｂ，２ｃの中で正規の同期パターンの位置で出力された同期パターン検出信号Ｓ4 によって動作を開始したモジュールだけが同期確立信号を出力することになり、これがゲート４によりフレーム同期回路全体の同期確立信号Ｓ10として選択される。
【００５１】この種の単一のフレーム同期モジュールにより構成されていた従来回路（図３参照）では、正規の同期パターンの位置でないのに同期獲得動作を始めてしまった場合は、その同期パターンを見つけた位置が正しい同期パターンの位置でないと判断されるまでの１フレーム期間は、データ信号上に正しい位置での同期パターンがきても同期獲得動作ができず、同期獲得までに長時間を要していたが、上述の如くフレーム同期モジュールを複数備えた本発明回路では、同期パターン検出部から与えられる複数の同期パターン検出信号に対して同期獲得動作を並行して進めることによって、同期確立までの時間短縮が可能となる。
【００５２】
【発明の効果】以上説明したように、本発明のフレーム同期回路によれば、同期パターン検出部から出力される同期パターン検出信号によりフレーム同期をとるための機能回路を複数設け、これら各機能回路を、同期パターン検出信号が出力される度に順に同期獲得動作させるようにしたため、同期パターン検出信号が正しい位置の同期パターンの検出に基づいて出力されたか否かに拘らずこれら全ての同期パターン検出手段に関して同期獲得処理を並行して進めることができ、これによって同期確立までの時間を大幅に短縮化できる。
【図面の簡単な説明】
【図１】本発明に係るフレーム同期回路の一実施例を示す回路図。
【図２】図１に示したフレーム同期回路におけるフレーム同期モジュール２ａの詳細構成を示す回路図。
【図３】従来のフレーム同期回路の構成例を示す回路図。
【図４】この種のフレーム同期回路の検出対象である同期パターンを含む伝送フレームの構成例を示す図。
【図５】この種のフレーム同期回路のフレーム同期の獲得に係る状態遷移図。
【符号の説明】
１ 同期パターン検出部
２ａ，２ｂ，２ｃ フレーム同期モジュール
３ セレクタ
４，５-1，５-2，２２-1〜２２-8 ゲート
２１-1〜２１-5 フリップフロップ
２３ フレームカウンタ
２４ 同期保護カウンタ
Ｓ1 データ信号
Ｓ2 ビットクロック信号
Ｓ3 リセット信号
Ｓ4 同期パターン検出信号
Ｓ5a，Ｓ5b，Ｓ5c 制御信号（入力）
Ｓ61，Ｓ62 制御信号（出力）
Ｓ7a，Ｓ7b，Ｓ7c フレーム同期パルス（モジュール出力）
Ｓ8a，Ｓ8b，Ｓ8c 同期確立信号（モジュール出力）
Ｓ9 ，Ｓ91 フレーム同期パルス（回路出力）
Ｓ10，Ｓ101 同期確立信号（回路出力）
【特許請求の範囲】
【請求項１】 フレーム化されて送られてくるデータ列の中に含まれるフレーム同期パターンを検出する同期パターン検出手段と、同期パターンの検出後、１フレーム期間経過後に再び同期パターンが検出された時に同期が獲得されたことを指す同期確立信号を出力する機能モジュールによって構成され、各々がそれぞれ異なるタイミングにおける前記フレーム同期パターンの検出に対して順に同期獲得動作を開始するように制御される複数のフレーム同期検出手段と、該フレーム同期検出手段の中から最初に出力された同期確立信号をフレーム同期回路全体の同期確立信号として選択する出力選択手段とを具備することを特徴とするフレーム同期回路。
【請求項１】 フレーム化されて送られてくるデータ列の中に含まれるフレーム同期パターンを検出する同期パターン検出手段と、同期パターンの検出後、１フレーム期間経過後に再び同期パターンが検出された時に同期が獲得されたことを指す同期確立信号を出力する機能モジュールによって構成され、各々がそれぞれ異なるタイミングにおける前記フレーム同期パターンの検出に対して順に同期獲得動作を開始するように制御される複数のフレーム同期検出手段と、該フレーム同期検出手段の中から最初に出力された同期確立信号をフレーム同期回路全体の同期確立信号として選択する出力選択手段とを具備することを特徴とするフレーム同期回路。
【図３】
【図１】
【図４】
【図２】
【図５】
【図１】
【図４】
【図２】
【図５】
【公開番号】特開平５−２６００３６
【公開日】平成５年（１９９３）１０月８日
【国際特許分類】
【出願番号】特願平４−５４６３９
【出願日】平成４年（１９９２）３月１３日
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【公開日】平成５年（１９９３）１０月８日
【国際特許分類】
【出願日】平成４年（１９９２）３月１３日
【出願人】（０００００３０７８）株式会社東芝 (54,554)
[ Back to top ]