プリントフィルタおよびプリント基板
【課題】 安価に作製することができ、製品の製造コストを低くすることができるとともに高密度実装を可能とするノイズフィルタ、および、該ノイズフィルタを用いた基板を実現すること。
【解決手段】 プリント基板の導体パターンにより形成されたインダクタとコンデンサから構成されることを特徴とする。
【解決手段】 プリント基板の導体パターンにより形成されたインダクタとコンデンサから構成されることを特徴とする。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線パターンにより形成されるプリントフィルタをおよび該プリントフィルタを備えるプリント基板に関する。
【０００２】
【従来の技術】プリント基板から発生する輻射ノイズを抑制するために、図７に示すようにＩＣ７３と供給電源Ｖｃｃとの間や、ＩＣ７３の出力側と入力側との間の接続ライン７２にインダクタとコンデンサからなるノイズフィルタ部品７１を装着することが従来より行われている。
【０００３】
【発明が解決しようとする課題】近年の電子機器の高集積化、高速化によって基板上のＩＣの数が増加し、これに伴うＩＣ入出力ピンの増加によって、必要とされるノイズフィルタ部品の数が多くなってきており、ノイズフィルタを大量に使用することから高密度実装の妨げになり、また、製品の製造コストが高くなってしまうという問題点があった。本発明は上述したような従来の技術が有する問題点に鑑みてなされたものであって、安価に作製することができ、製品の製造コストを低くすることができるとともに高密度実装を可能とするノイズフィルタ、および、該ノイズフィルタを用いた基板を実現することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するための本発明のプリントフィルタは、プリント基板の導体パターンにより形成されたインダクタとコンデンサから構成されることを特徴とする。この場合、インダクタのパターンがパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように配置されてもよい。また、インダクタのパターンがターンを有するパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように前記パラレル型インダクタパターンの両側に配置されてもよい。
【０００５】また、インダクタのパターンの大きさが除々に異なるものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であってもよい。また、インダクタのパターンの太さが除々に変化するものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であってもよい。さらに、コンデンサのパターンの太さが部分的に異なるものとされ、インダクタのパターンが前記コンデンサのパターンに適合する形状であってもよい。本発明のプリント基板は上記のように構成されたプリントフィルタを用いて構成されている。
「作用」上記のように構成される本発明のプリントフィルタは、プリント基板の導体パターンにより形成されたインダクタとコンデンサから分布定数型のノイズフィルタが形成されるので、安価に製造することができ、また、部品実装に影響を与えることがないので項密度実装が可能となる。
【０００６】
【発明の実施の形態】次に、本発明の実施例について図面を参照して説明する。
第１の実施例図１は本発明の第１の実施例の構成を示す上面図である。本実施例は、プリント基板の表層または内層に形成され、両端が端子１４とされる３ターンのパラレル型インダクタパターン１７と、インダクタパターン１７の両側に設けられるくし形コンデンサパターン１６とにより構成されている。くし形コンデンサパターン１６は、３本のくし歯と導通スルーホール１５とを有するもので、その突出部がパラレル型インダクタパターン１７の凹部に入り込むように配置されている。
【０００７】スルーホール１５をプリント基板上のＧＮＤパターンと接続することで、くし形コンデンサパターン１６とインダクタパターン１７との間に容量結合を得ることができ、コンデンサが形成される。これにより、端子１４間を流れる導体電流に対して分布定数型のノイズフィルタが構成することができる。このため、端子１４をＩＣの入出力端子と接続することにより、ＩＣ間を結ぶ接続ライン上にフィルタが形成されることとなりとして形成される。上記構成のノイズフィルタにおいては、インダクタパターシ１７のターン数や配線太さを増減することにより、インダクタの定数を変化させることもできる。またコンデンサパターン１６の配線太さ、配線ギャップ、インダクタパターン１７に入り込む長さ、くし形のくし歯の数を変化させることでコンデンサの容量を変化させることが可能である。
【０００８】第２の実施例図２は本発明の第２の実施例の構成を示す上面図である。図２中、パラレル型インダクタパターン２７、くし型コンデンサパターン２６、端子２４およびスルーホール２５は図１に示したパラレル型インダクタパターン１７、くし型コンデンサパターン１６、端子１４およびスルーホール１５と同様のものである。本実施例は、くし形コンデンサパターン２６をパラレル型インダクタパターン２７の片側のみに配置することでコンデンサの容量を小さくしたものである。
第３の実施例図３は本発明の第３の実施例の構成を示す上面図である。本実施例は多層基板のＧＮＤ層での使用を容易にするためのもので、くし形コンデンサパターンをＧＮＤのベタで形成したＧＮＤパターン３８とし、端子３４を備える図１中のパラレル型インダクタパターン１６同様のパラレル型インダクタパターンの両側に上記ＧＮＤパターン３８を配置したものである。
【０００９】第４の実施例図４は本発明の第４の実施例の構成を示す上面図である。本実施例は図１に示したパラレル型インダクタパターン１７を、その大きさを徐々に変化させたパラレル型インダクタパターン４７とし、該パラレル型インダクタパターン４７に応じた形状のくし型コンデンサパターン４６を組み合せたものである。端子４４およびスルーホール４５は図１中の端子１４およびスルーホール１５と同様である。このような構成とすることで分布定数的な変化をより大きくもたせることができた。
第５の実施例図５は本発明の第５の実施例の構成を示す上面図である。本実施例は図１に示したパラレル型インダクタパターン１７の配線太さを徐々に変化させたパラレル型インダクタパターン５７とし、該パラレル型インダクタパターン５７に応じた形状のくし型コンデンサパターン５６を組み合せたものである。端子５４およびスルーホール５５は図１中の端子１４およびスルーホール１５と同様である。このような構成とすることで図４に示した第４の実施例と異なる方法で分布定数的な変化をより大きくもたせることができた。
【００１０】第６の実施例図６は本発明の第６の実施例の構成を示す上面図である。本実施例は図１に示したくし型コンデンサパターン１６の部分的な配線太さを複数持たせたくし型コンデンサパターン６６とし、該くし型コンデンサパターン６６に応じた形状のパラレル型インダクタパターン６７を組み合せたものである。端子６４およびスルーホール６５は図１中の端子１４およびスルーホール１５と同様である。このような構成とすることで分布定数的なコンデンサ容量を大きく変化させることができた。以上説明した各実施例のプリントフィルタは、ＩＣを搭載するプリント基板に形成されるものであり、各ＩＣ間を結ぶ接続ラインとして形成することにより輻射ノイズが抑制される。
【００１１】
【発明の効果】本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。請求項１乃至請求項３に記載のプリントフィルタにおいては、このプリントフィルタを基板設計時に組み込むことで単体のノイズフィルタ部品が不要になるため、製品のコストを低減することができるとともに項密度実装が可能になるという効果を奏する。請求項４および請求項５に記載のものにおいては上記各効果に加えて分布定数的な変化をより大きくもたせることができる効果があり、請求項６に記載のものにおいては分布定数的なコンデンサ容量を大きく変化させることができることから、抑制する対象ノイズが広帯域となり、輻射ノイズの抑制効果を高いものとすることができる。
【００１２】請求項７に記載のものにおいては、上記各効果を奏する基板を実現することができる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す上面図である。
【図２】本発明の第２の実施例の構成を示す上面図である。
【図３】本発明の第３の実施例の構成を示す上面図である。
【図４】本発明の第４の実施例の構成を示す上面図である。
【図５】本発明の第５の実施例の構成を示す上面図である。
【図６】本発明の第６の実施例の構成を示す上面図である。
【図７】ノイズフィルタの使用例を示す図である。
【符号の説明】
１４，２４，３４，４４，５４，６４ 端子
１５，２５，４５，５５，６５ スルーホール
１６，２６，４６，５６，６６ くし形コンデンサパターン
１７，２７，４７，５７，６７ パラレル型インダクタパターン
３８ ＧＮＤパターン
【０００１】
【発明の属する技術分野】本発明は配線パターンにより形成されるプリントフィルタをおよび該プリントフィルタを備えるプリント基板に関する。
【０００２】
【従来の技術】プリント基板から発生する輻射ノイズを抑制するために、図７に示すようにＩＣ７３と供給電源Ｖｃｃとの間や、ＩＣ７３の出力側と入力側との間の接続ライン７２にインダクタとコンデンサからなるノイズフィルタ部品７１を装着することが従来より行われている。
【０００３】
【発明が解決しようとする課題】近年の電子機器の高集積化、高速化によって基板上のＩＣの数が増加し、これに伴うＩＣ入出力ピンの増加によって、必要とされるノイズフィルタ部品の数が多くなってきており、ノイズフィルタを大量に使用することから高密度実装の妨げになり、また、製品の製造コストが高くなってしまうという問題点があった。本発明は上述したような従来の技術が有する問題点に鑑みてなされたものであって、安価に作製することができ、製品の製造コストを低くすることができるとともに高密度実装を可能とするノイズフィルタ、および、該ノイズフィルタを用いた基板を実現することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するための本発明のプリントフィルタは、プリント基板の導体パターンにより形成されたインダクタとコンデンサから構成されることを特徴とする。この場合、インダクタのパターンがパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように配置されてもよい。また、インダクタのパターンがターンを有するパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように前記パラレル型インダクタパターンの両側に配置されてもよい。
【０００５】また、インダクタのパターンの大きさが除々に異なるものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であってもよい。また、インダクタのパターンの太さが除々に変化するものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であってもよい。さらに、コンデンサのパターンの太さが部分的に異なるものとされ、インダクタのパターンが前記コンデンサのパターンに適合する形状であってもよい。本発明のプリント基板は上記のように構成されたプリントフィルタを用いて構成されている。
「作用」上記のように構成される本発明のプリントフィルタは、プリント基板の導体パターンにより形成されたインダクタとコンデンサから分布定数型のノイズフィルタが形成されるので、安価に製造することができ、また、部品実装に影響を与えることがないので項密度実装が可能となる。
【０００６】
【発明の実施の形態】次に、本発明の実施例について図面を参照して説明する。
第１の実施例図１は本発明の第１の実施例の構成を示す上面図である。本実施例は、プリント基板の表層または内層に形成され、両端が端子１４とされる３ターンのパラレル型インダクタパターン１７と、インダクタパターン１７の両側に設けられるくし形コンデンサパターン１６とにより構成されている。くし形コンデンサパターン１６は、３本のくし歯と導通スルーホール１５とを有するもので、その突出部がパラレル型インダクタパターン１７の凹部に入り込むように配置されている。
【０００７】スルーホール１５をプリント基板上のＧＮＤパターンと接続することで、くし形コンデンサパターン１６とインダクタパターン１７との間に容量結合を得ることができ、コンデンサが形成される。これにより、端子１４間を流れる導体電流に対して分布定数型のノイズフィルタが構成することができる。このため、端子１４をＩＣの入出力端子と接続することにより、ＩＣ間を結ぶ接続ライン上にフィルタが形成されることとなりとして形成される。上記構成のノイズフィルタにおいては、インダクタパターシ１７のターン数や配線太さを増減することにより、インダクタの定数を変化させることもできる。またコンデンサパターン１６の配線太さ、配線ギャップ、インダクタパターン１７に入り込む長さ、くし形のくし歯の数を変化させることでコンデンサの容量を変化させることが可能である。
【０００８】第２の実施例図２は本発明の第２の実施例の構成を示す上面図である。図２中、パラレル型インダクタパターン２７、くし型コンデンサパターン２６、端子２４およびスルーホール２５は図１に示したパラレル型インダクタパターン１７、くし型コンデンサパターン１６、端子１４およびスルーホール１５と同様のものである。本実施例は、くし形コンデンサパターン２６をパラレル型インダクタパターン２７の片側のみに配置することでコンデンサの容量を小さくしたものである。
第３の実施例図３は本発明の第３の実施例の構成を示す上面図である。本実施例は多層基板のＧＮＤ層での使用を容易にするためのもので、くし形コンデンサパターンをＧＮＤのベタで形成したＧＮＤパターン３８とし、端子３４を備える図１中のパラレル型インダクタパターン１６同様のパラレル型インダクタパターンの両側に上記ＧＮＤパターン３８を配置したものである。
【０００９】第４の実施例図４は本発明の第４の実施例の構成を示す上面図である。本実施例は図１に示したパラレル型インダクタパターン１７を、その大きさを徐々に変化させたパラレル型インダクタパターン４７とし、該パラレル型インダクタパターン４７に応じた形状のくし型コンデンサパターン４６を組み合せたものである。端子４４およびスルーホール４５は図１中の端子１４およびスルーホール１５と同様である。このような構成とすることで分布定数的な変化をより大きくもたせることができた。
第５の実施例図５は本発明の第５の実施例の構成を示す上面図である。本実施例は図１に示したパラレル型インダクタパターン１７の配線太さを徐々に変化させたパラレル型インダクタパターン５７とし、該パラレル型インダクタパターン５７に応じた形状のくし型コンデンサパターン５６を組み合せたものである。端子５４およびスルーホール５５は図１中の端子１４およびスルーホール１５と同様である。このような構成とすることで図４に示した第４の実施例と異なる方法で分布定数的な変化をより大きくもたせることができた。
【００１０】第６の実施例図６は本発明の第６の実施例の構成を示す上面図である。本実施例は図１に示したくし型コンデンサパターン１６の部分的な配線太さを複数持たせたくし型コンデンサパターン６６とし、該くし型コンデンサパターン６６に応じた形状のパラレル型インダクタパターン６７を組み合せたものである。端子６４およびスルーホール６５は図１中の端子１４およびスルーホール１５と同様である。このような構成とすることで分布定数的なコンデンサ容量を大きく変化させることができた。以上説明した各実施例のプリントフィルタは、ＩＣを搭載するプリント基板に形成されるものであり、各ＩＣ間を結ぶ接続ラインとして形成することにより輻射ノイズが抑制される。
【００１１】
【発明の効果】本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。請求項１乃至請求項３に記載のプリントフィルタにおいては、このプリントフィルタを基板設計時に組み込むことで単体のノイズフィルタ部品が不要になるため、製品のコストを低減することができるとともに項密度実装が可能になるという効果を奏する。請求項４および請求項５に記載のものにおいては上記各効果に加えて分布定数的な変化をより大きくもたせることができる効果があり、請求項６に記載のものにおいては分布定数的なコンデンサ容量を大きく変化させることができることから、抑制する対象ノイズが広帯域となり、輻射ノイズの抑制効果を高いものとすることができる。
【００１２】請求項７に記載のものにおいては、上記各効果を奏する基板を実現することができる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す上面図である。
【図２】本発明の第２の実施例の構成を示す上面図である。
【図３】本発明の第３の実施例の構成を示す上面図である。
【図４】本発明の第４の実施例の構成を示す上面図である。
【図５】本発明の第５の実施例の構成を示す上面図である。
【図６】本発明の第６の実施例の構成を示す上面図である。
【図７】ノイズフィルタの使用例を示す図である。
【符号の説明】
１４，２４，３４，４４，５４，６４ 端子
１５，２５，４５，５５，６５ スルーホール
１６，２６，４６，５６，６６ くし形コンデンサパターン
１７，２７，４７，５７，６７ パラレル型インダクタパターン
３８ ＧＮＤパターン
【特許請求の範囲】
【請求項１】 プリント基板の導体パターンにより形成されたインダクタとコンデンサから構成されることを特徴とするプリントフィルタ。
【請求項２】 請求項１記載のプリントフィルタにおいて、インダクタのパターンがパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように配置されていることを特徴とするプリントフィルタ。
【請求項３】 請求項１記載のプリントフィルタにおいて、インダクタのパターンがターンを有するパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように前記パラレル型インダクタパターンの両側に配置されていることを特徴とするプリントフィルタ。
【請求項４】 請求項２または請求項３記載のプリントフィルタにおいて、インダクタのパターンの大きさが除々に異なるものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であることを特徴とするプリントフィルタ。
【請求項５】 請求項２または請求項３記載のプリントフィルタにおいて、インダクタのパターンの太さが除々に変化するものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であることを特徴とするプリントフィルタ。
【請求項６】 請求項２または請求項３記載のプリントフィルタにおいて、コンデンサのパターンの太さが部分的に異なるものとされ、インダクタのパターンが前記コンデンサのパターンに適合する形状であることを特徴とするプリントフィルタ。
【請求項７】 請求項１乃至請求項６のいずれかに記載のプリントフィルタを用いて構成されたプリント基板。
【請求項１】 プリント基板の導体パターンにより形成されたインダクタとコンデンサから構成されることを特徴とするプリントフィルタ。
【請求項２】 請求項１記載のプリントフィルタにおいて、インダクタのパターンがパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように配置されていることを特徴とするプリントフィルタ。
【請求項３】 請求項１記載のプリントフィルタにおいて、インダクタのパターンがターンを有するパラレル型であり、コンデンサのパターンはくし型とされ、その突出部が前記パラレル型インダクタパターンの凹部に入り込むように前記パラレル型インダクタパターンの両側に配置されていることを特徴とするプリントフィルタ。
【請求項４】 請求項２または請求項３記載のプリントフィルタにおいて、インダクタのパターンの大きさが除々に異なるものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であることを特徴とするプリントフィルタ。
【請求項５】 請求項２または請求項３記載のプリントフィルタにおいて、インダクタのパターンの太さが除々に変化するものとされ、コンデンサのパターンが前記インダクタのパターンに適合する形状であることを特徴とするプリントフィルタ。
【請求項６】 請求項２または請求項３記載のプリントフィルタにおいて、コンデンサのパターンの太さが部分的に異なるものとされ、インダクタのパターンが前記コンデンサのパターンに適合する形状であることを特徴とするプリントフィルタ。
【請求項７】 請求項１乃至請求項６のいずれかに記載のプリントフィルタを用いて構成されたプリント基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開平９−２２３９４０
【公開日】平成９年（１９９７）８月２６日
【国際特許分類】
【出願番号】特願平８−３０８４８
【出願日】平成８年（１９９６）２月１９日
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【公開日】平成９年（１９９７）８月２６日
【国際特許分類】
【出願日】平成８年（１９９６）２月１９日
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
[ Back to top ]