プリント配線板
【課題】 電磁ノイズの発生を低減し、外来の電磁ノイズへの耐力を大幅に高め、実装されるＩＣ、ＬＳＩ等の電子回路の高周波動作を円滑にするプリント配線板を提供する。
【解決手段】 電源導体層１とグランド導体層２の間に絶縁性の磁性層７が配置され、電源導体層１の一部を切り取って形成された導体１０ａ，１０ｂとグランド導体層２の一部を切り取って形成された導体９ａ，９ｂの間をスルーホールまたはヴィアホール８ａ，８ｂ，８ｃ，８ｄ，８ｅによって接続することによってスパイラルコイル状をしたインダクタが形成されている。
【解決手段】 電源導体層１とグランド導体層２の間に絶縁性の磁性層７が配置され、電源導体層１の一部を切り取って形成された導体１０ａ，１０ｂとグランド導体層２の一部を切り取って形成された導体９ａ，９ｂの間をスルーホールまたはヴィアホール８ａ，８ｂ，８ｃ，８ｄ，８ｅによって接続することによってスパイラルコイル状をしたインダクタが形成されている。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプリント配線板に関し、特に２層以上の導体層を有するプリント配線板に関する。
【０００２】
【従来の技術】トランジスタ、ＩＣ、ＬＳＩ等のような回路素子が搭載されたプリント配線板は電磁ノイズを発生するため、そのプリント配線板が電子機器自体にあるいは他の電子機器に誤動作を引き起こすことがあることはよく知られている。
【０００３】誤動作を引き起こす原因の中で特に大きなウエートを示すのは、コモンモードと呼ばれる、回路の寄生容量や寄生相互インダクタンスを経由して流れる電流（回り込み電流）による伝導性または放射性電磁波であり、その発生機構が複雑なため、最も効果的と考えられている発生源に近いところでの有効な対策がなかった。このため従来は電子機器全体を金属を使用して電磁的に遮蔽するとともに、装置外部に出ているケーブルに対してはコモンモードチョークコイルやコアを装着して電磁波の伝導を抑圧する対策がとられている。
【０００４】一方、プリント配線板においては、従来は図１２に示すように、プリント配線板の電源導体層１に相当する電源供給線１とグランド導体層２に相当するグランド線２とにそれぞれ接続された、ＩＣ、ＬＳＩ等の電子回路２１〜２ｎの電源端子３ａ〜３ｎとグランド端子４ａ〜４ｎとの間に、高周波コンデンサＣ１〜Ｃｎを接続することがよく行われている。これはＩＣ、ＬＳＩ等の電子回路２１〜２ｎの高周波動作に伴って電源供給線１に流れる高周波電流を高周波コンデンサＣ１〜Ｃｎに流し、電源端子電圧の高周波変動を低減する（フィルタリング）とともに、電源供給線１を共有している他のＩＣ、ＬＳＩ等の電子回路２１〜２ｎとの結合を抑圧すること（すなわちデカップリング）を目的としている。ところが、図１０に示すように、従来のプリント配線板の電源導体層１は特に電源電圧の変動を低減する効果を得るため、配線のない全面平板として電源供給線のインピーダンスを小さくしている。
【０００５】
【発明が解決しようとする課題】上述した従来のプリント配線板では、ＩＣ、ＬＳＩ等の電子回路の高周波動作に伴って電源供給線に流れる高周波電流を回路設計者がコントロールできないという問題がある。
【０００６】すなわち、電源導体層が配線のない全面平板である場合は、電源供給線のインピーダンスが小さいため、ＩＣ、ＬＳＩ等の電子回路（以下単に電子回路と称する）の電源端子とグランド端子との間に、高周波コンデンサを接続しても高周波電源電流を電源供給線への流出を抑制することが難しく、供給線を共有している他の電子回路の近傍に配置したデカップリングコンデンサにも高周波電源電流が流れ込み、プリント配線板全体では高周波電源電流の解析は非常に困難であった。このため、電子回路毎に使用するデカップリングコンデンサを厳密に選定することができなかった。
【０００７】また、プリント配線板全体の高周波電源電流の分布は非常に複雑であって、電子回路のプリント配線板上の配置や、同じ配置でも電子回路の動作状態によって高周波電源電流が大きなループを形成するように分布し、これが電磁放射問題やイミュニティ問題を招く可能性があった。
【０００８】例えば図１２に示すように、高周波電源電流の異なる電子回路Ｚ１（電流大）、Ｚ２（電流中）、Ｚｎ（電流小）がそれぞれ電源供給線１およびグランド線２に接続されており、またそれぞれの電子回路には主に実装上と価格からの制約により、それらの高周波電源電流量に応じた静電容量値（Ｚ１には大容量、Ｚ２には中容量、Ｚｎには小容量）のコンデンサＣ１，Ｃ２およびＣｎがそれぞれ接続される。このような状態においてプリント配線板上の電子回路が動作すると、例えば高周波電源電流の小さい電子回路Ｚｎの電源端子とグランド端子との間に接続された容量の小さいコンデンサＣｎは、他に比べてインピーダンスが大きいため、高周波電源電流が中程度の電子回路Ｚ２の電源端子とグランド端子との間に接続された中位の容量を有する（Ｚｎに比べてインピーダンスが小さい）コンデンサＣ２や、高周波電源電流の大きい電子回路Ｚ１の電源端子とグランド端子との間に接続されたより容量の大きいコンデンサＣ１に、電子回路Ｚｎの高周波電源電流が流れ込んでしまうという状態が生じる。さらに、コンデンサは同一タイプであっても静電容量によってインピーダンスの周波数特性が異なり、静電容量の小さなコンデンサのインピーダンスはある高周波値以上でそれよりも大きな静電容量を有するコンデンサンのインピーダンスよりも小さくなる傾向にあるため、広い範囲の周波数帯域で見ると、プリント配線板上の電子回路間を複雑に電流が行き来する状態となってしまう。その結果高周波電源電流の作るループが大きくなったり、プリント配線板から他のプリント配線板に接続されているケーブル等にコモンモードの高周波電流を流出させるため、伝導性または放射性の電磁波を増大させ電子機器相互間の電磁干渉問題、すなわちいわゆるＥＭＣ問題を引き起こしていた。さらに、例えばプリント配線板上の一つの電子回路の高周波電源電圧変動が問題になり、その電子回路の付近のデカップリングコンデンサの容量を増やしても、増やせば増やすほど他の電子回路の高周波電源電流が流れ込み、なかなか高周波電源電圧変動を低減できず、電子回路の高周波動作を確保できない可能性もあった。
【０００９】さらに、低周波動作の論理装置に最新のＩＣ／ＬＳＩを使用する場合、ＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間が早すぎることによる不要の伝導性または放射性の電磁波の発生を防ぐために、ＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間を遅くするための高周波フィルタを挿入することがあるが、部品として追加すると、プリント配線板上の高密度実装を阻害するという問題があった。このため、従来のプリント配線板はＥＭＣ問題に対しては前述のように電子機器全体を金属を使用して電磁的に遮蔽するとともに、装置外部に出ているケーブルに対してはコモンモードチョークコイルやコアを装着して電磁波の伝導を抑圧する対策をとらなければならず、ＩＣ／ＬＳＩの高周波動作を阻害する問題について、プリント配線板に必要以上の数のコンデンサを実装して、配線板全体の高周波電源電圧変動を押え込むことで対処しなければならないという欠点がある。本発明の目的は、電磁ノイズの発生を大幅に低減し、外来の電磁ノイズへの耐力を大幅に高めることができ、実装されるＩＣ、ＬＳＩ等の電子回路の高周波動作を円滑に行わせるプリント配線板を提供することである。
【００１０】また本発明の他の目的は、配線板上のＩＣ、ＬＳＩ等の電子回路の一つ一つの高周波電源電流を回路設計者がコントロールすることのできるプリント配線板を提供することである。
【００１１】
【課題を解決するための手段】本発明のプリント配線板は、２層以上の導体層を有するプリント配線板において、対向する２層の導体層の一部を切り取ってできる複数の導体と、前記複数の導体のそれぞれの間を垂直に接続するスルーホールまたはヴィアホールによって構成されるスパイラルコイルインダクタを有し、かつ、前記スパイラルコイルインダクタを構成するために用いられる対向する２層の導体層間の一部または全面領域に絶縁性の磁性材が層状に配置されている。
【００１２】前記スパイラルコイルインダクタの一端は搭載された電子回路の電源端子に、他の一端は電源導体層に接続され、かつ、前記電子回路の電源端子とグランド端子との間にはコンデンサが接続されていてもよい。
【００１３】搭載された電子回路の出力端子と他の搭載された電子回路の入力端子との間に接続された高周波フィルタの一構成要素として前記スパイラルコイルインダクタが用いられているものも含む。
【００１４】前記電子回路はＩＣまたはＬＳＩであってもよい。
【００１５】前記スパイラルコイルインダクタを構成するために用いられる導体は、対向するグランド導体層と電源導体層の一部であるものを含む。
【００１６】前記スパイラルコイルインダクタを構成するための対向する２層の導体層はともに電源導体層の一部であり、前記２層の導体層の両外側に少なくとも１層ずつのグランド導体層を有するものを含む。
【００１７】前記スパイラルコイルインダクタを構成するための対向する２層の導体層を貫通する信号導体層間垂直接続用スルーホールまたはヴィアホールに、グランド導体層に両端が接続されているスルーホールまたはヴィアホールが近接して配置されているものを含む。
【００１８】前記導体層間に配置される絶縁性の磁性材としてＮｉ−Ｚｎ系フェライト微粒粉末またはＭｎ−Ｚｎ系フェライト微粒粉末またはセンダスト微粒粉末またはＬｉ系フェライト微粒粉末と絶縁溶剤との混合物が用いられてよい。
【００１９】前記絶縁溶剤にはエポキシ系絶縁溶剤が含まれる。
【００２０】前記導体層間に配置される絶縁性の磁性体として両面に絶縁コーティングが施された金属箔が用いられてよい。
【００２１】前記両面に絶縁コーティングが施された金属箔がアモルファス磁性箔多層帯を含む。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。
【００２３】図１は本発明のプリント配線板の一実施形態の要部であるスパイラルコイルインダクタの回路シンボル図、図２（ａ）は図１のプリント配線板の第１実施例のスパイラルコイルインダクタの平面図、同図（ｂ）は同図（ａ）の縦断面図、図３は図２（ａ）のスパイラルコイルインダクタの斜視図、図４（ａ）は図１のプリント配線板の第２実施例のスパイラルコイルインダクタの平面図、同図（ｂ）は同図（ａ）の縦断面図、図５は図１のスパイラルコイルインダクタの応用例を示す回路図、図６は図５のスパイラルコイルインダクタの斜視図、図７は図１のスパイラルコイルインダクタを構成するための４層プリント配線板の縦断面図、図８は図１のスパイラルコイルインダクタを構成するための６層プリント配線板の縦断面図、図９は本発明のプリント配線板の図７と異なる６層プリント配線板の一実施例の縦断面図、図１０は図１のスパイラルコイルインダクタを構成するための他の６層プリント配線板の縦断面図である。
【００２４】図１は本発明のプリント配線板の要部であるスパイラルコイルインダクタの回路記号を示し、図２（ａ）および（ｂ）は図１のプリント配線板の第１実施例のスパイラルコイルインダクタＬｎの平面図および断面図を示している。図１の回路記号の端子番号１ｎと３ｎは、図２（ａ）の平面図の端子番号１ｎと３ｎにそれぞれ対応している。第１実施例のプリント配線板では対向する２層の導体層９，１０の一部を切り取ってできる複数の導体９ａ，９ｂおよび１０ａ，１０ｂと、これら対向する２層の導体９ａと１０ａおよび９ｂと１０ｂ間の全面領域に絶縁性の磁性材７が層状に配置され、それぞれの導体間を接続するスルーホールまたはヴィアホール８ａ，８ｂ，８ｃおよび８ｄを使用して、図２（ａ），（ｂ）および図３の斜視図のように構成することにより、スパイラルコイル状のインダクタであるスパイラルコイルインダクタがプリント配線板内に形成されている。第４（ａ）および（ｂ）は図１のプリント配線板の第２実施例のスパイラルコイルインダクタＬｎの平面図および縦断面図を示している。
【００２５】第２実施例のプリント配線板では、図４（ａ）、（ｂ）に示すように、対抗する２層の導体９ａと１０ａおよび９ｂと１０ｂ間の一部の領域に絶縁性の磁性材７1が層状に配置されて、スパイラルコイルインダクタが形成されている他は第１実施例と同様の構成となっている。
【００２６】第１実施例および第２実施例のプリント配線板では、２層の導体層を使用してスパイラルコイルコンダクタが形成されている。このコイルのインダクタンス（Ｌ）は次式で求められる。
【００２７】
【数１】
ただし、μ0 ： 真空中の透磁率（４π１０-7）
μ5 ： 比透磁率ｎ ： スパイラルコイル巻数ｓ ： スパイラルコイル断面積（ｍ2 ）
ｌ ： スパイラルコイル平均磁路長（ｍ）
この式から、スパイラルコイル状に構成することによりインダクタンス（Ｌ）はスパイラルコイル巻数の二乗に比例することがわかる。
【００２８】例えばよく知られているつづら折りの形状でインダクタを１層の導体で構成する例では、インダクタを構成する導体層の両側に絶縁性の磁性材を層状に配置しその外側をグランド導体層で挟む構造（特願平０７−２３６４８８）でのインダクタを構成できるが、この場合、インダクタ導体と近接導体と隣接するグランド導体層の間の静電結合が、インダクタのインピーダンスを抑制し、インダクタの導体長を長くしても、問題とする高周波電流の１／２波長以上になると、無損失線路の場合、式（２）式で表される、長さおよび印加電流の周波数に無関係な一定のインピーダンス（伝送線路の特性インピーダンスＺ0 ）となる。
【００２９】
【数２】
ただし、Ｃ ： 誘電体を挟んで対向する導体間の静電容量（Ｆ）
Ｌ ： インダクタのインダクタンス（Ｈ）
つまり、一般に絶縁性の磁性材は比較的高い透磁率を示すとともに、比較的大きい誘電率も示す。前記（２）式において、Ｃの値は向かい合う導体の有効面積と誘電率に比例、すなわち導体幅および、グランド導体層との対向距離とその間の誘電率が一定ならば静電容量は導体の長さに比例することはよく知られている。同様につづら折りの形状で前記のようにしてインダクタを１層の導体で構成する場合のインダクタンスについても、導体幅およびこの導体周囲に実効透磁率が一定ならばインダクタンスは導体の長さに比例することもよく知られている。したがって、導体の長さを長くすると静電容量ＣとインダクタンスＬは同率で増加するため、前記式（２）により、特性インピーダンスは常に一定の値となる。
【００３０】一方、本発明に係るスパイラルコイルインダクタでは、インダクタンスＬは巻数の二乗に比例するのであるから、導体幅が一定ならばＬの値は導体の長さの二乗に比例することになり、本発明の構成によれば、スパイラルコイルインダクタのインダクタンスＬの値は、安定な特性を得るためならびに発生磁界による信号導体層への干渉を低減するためにインダクタの両側を例えばグランド導体層で挟む構造とする場合においても、インピーダンスの上限値は前記式（２）で制限されず、より大きい値とすることが可能であるとともに、周波数が高くなればなるほど大きなインピーダンスを得ることが可能となる。
【００３１】図２および図４は巻き数２のスパイラルコイルインダクタの例を示しているが、導体９および１０の数を増やしてより大きな巻き数を得ることも可能である。図２の（ａ）中の１は平均磁路長、（ｂ）中のｓは有効断面積であり、これらの値が構造的に決まり、巻き数ｎが決定されると、インダクタンスＬを前記（１）式により求めることができる。
【００３２】図５は、前記のようにして形成されるスパイラルコイルインダクタを、プリント配線板に搭載されるＩＣ、ＬＳＩ等の電子回路Ｚ１〜Ｚｎの電源デカップリング回路ならびにＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間を遅くするための高周波フィルタの一部として応用した例の回路を示している。このプリント配線板では適切な特性に設計されたスパイラルコイルインダクタＬ１〜Ｌｎの一端は電子回路Ｚ１〜Ｚｎの電源端子に、他の一端は電源導体層１に接続され、さらに電子回路の電源端子３ａ〜３ｎとグランド端子４ａ〜４ｎとの間には適切な特性のコンデンサＣ１〜Ｃｎが選択されて接続されており、電子回路Ｚ１〜Ｚｎの高周波動作に伴う高周波電源電流を効果的にコンデンサにバイパスしており、高周波電源電流の電源端子１への漏出が抑制される。このことは、電子回路Ｚ１〜Ｚｎ毎に接続されているコンデンサＣ１〜Ｃｎの値を独立に最適化設計することができることを意味している。なお、併せて、スパイラルコイルインダクタＬ１〜Ｌｎの導体寸法を適切に設定することにより、抵抗値を微小な値にすれば、電子回路Ｚ１〜Ｚｎの電源電圧変動は微小な値とすることが可能である。
【００３３】また、図５の電子回路Ｚ１とＺ２の間に信号線５によって高周波フィルタＦ１が接続されているが、高周波フィルタＦ１はＬＣ／ＬＳＩの矩形波信号の上昇時間や下降時間を遅くするために使用されるもので、高周波フィルタＦ１にはスパイラルコイルインダクタＬ１が一構成要素として内蔵されている。高周波フィルタにスパイラルコイルインダクタが使用されると、低周波動作の論理装置に最新のＩＣ／ＬＳＩを使用しても、実装上効率よくＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間が早すぎることによる不要の伝導性または放射性の電磁波の発生を防ぐことができる。
【００３４】図６は図５に示した回路図のうち、１単位の電源デカプリング回路についての接続構造を示している。この図において特に電子回路Ｚの電源端子３からコンデンサＣｎ、グランド層２を経て電子回路Ｚのグランド端子４に至る経路の長さはできるだけ短くして、高周波電源電流が容易に流れるようにすることが重要である。
【００３５】図７のプリント配線板は外側２層が信号導体層５、内側２層が電源導体層１とグランド導体層２として使用され、対向する電源導体層１とグランド導体層２間に絶縁性の磁性体７が層状に配置された４層のプリント配線板である。
【００３６】このプリント配線板にはスパイラルコイルインダクタＬｎが電源導体層１とグランド導体層２を使用して形成されるが、絶縁性の磁性体７はＮｉ−Ｚｎ系フェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物、Ｍｎ−Ｚｎ系フェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物、またはＬｉ系フェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物等が使用される。
【００３７】図８は最外側２層が信号導体層５、絶縁性の磁性層７を挟む最内側２層が電源導体層１であってスパイラルコイルインダクタＬｎの形成にも使用され、電源導体層１の両外側２層がグランド導体層２として使用される６層プリント配線板を示している。このような６層プリント配線板の対向する２層の電源導体層１の一部に、本発明に係るスパイラルコイルインダクタを形成する場合、スパイラルコイルインダクタ部分の構成は、先に説明したとおりである。
【００３８】図９に示されたプリント配線板には、スパイラルコイルインダクタを構成するための対向する２枚の電源導体層１と、電源導体層１の両外側２枚のグランド導体層２を貫通する信号導体層間垂直接続用スルーホールまたはヴィアホール８1に、電源導体層１の両外側２枚のグランド導体層２に両端が接続されているスルーホールまたはヴィアホール８2 が近接して配置されている。このような構成とすることにより、信号導体層間垂直接続用スルーホールまたはヴィアホール８1の磁性層７付近でのインピーダンスの乱れを抑制することができる。
【００３９】図１０のプリント配線板は、層間に配置される絶縁性の磁性材７として両面に絶縁コーティング１１を施したアモルファス磁性箔多層帯が用いられている。層間に配置される絶縁性の磁性材７として、もちろんその他の材料の使用も可能である。
【００４０】本実施形態のプリント配線板は、対向する２層の導体間の一部または全面に絶縁性の磁性材を層状に配置して構成する、スパイラルコイルインダクタＬｎを内蔵しているので、少ないスペースでより大きなインダクタンスを得ることができる。
【００４１】前記スパイラルコイルインダクタＬｎを使用してデカップリング回路を構成しているので、少ないスペースでより大きなデカップリング効果が発生する。
【００４２】前記スパイラルコイルインダクタを使用して高周波フィルタを構成しているものは、特に低周波動作の論理装置に最新のＩＣ／ＬＳＩを使用する場合、ＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間が早すぎることによる不要の伝導性または放射性の電磁波の発生を防止できる。
【００４３】前記スパイラルコイルインダクタＬｎに対向する電源導体層とグランド導体層の一部で構成しているものは、スパイラルインダクタの必要量が少ない場合には層数が従来の多層プリント配線板に対して増えないというコスト的な利点がある。
【００４４】前記スパイラルコイルインダクタを対向する２層の電源導体層の一部で構成し、前記２層の電源導体層の外側両面にグランド導体層と、さらに前記グランド導体層の外側両面に絶縁層を挟んで配置される信号導体層（図８の５）で構成しているものは、スパイラルコイルインダクタの必要量が多い場合は、信号導体層の信号に連続した帰線を信号導体層に近接して与えるため、不要の伝導性または放射性の電磁波の発生を防止できるとともに、信号波形のひずみを最小限に抑制する効果がある。
【００４５】前記スパイラルコイルインダクタを構成するための対向する２層の貫通する信号導体層間垂直接続用スルーホールまたはヴィアホール毎に、前記対向する２層の外側に配置される２層のグランド導体層を垂直に接続する１個以上のスルーホールまたはヴィアホールを近接して配置しているものは、不要の伝導性または放射性の電磁波の発生を防止できるとともに、信号波形のひずみを最小限に抑制することができる。
【００４６】前記スパイラルコイルインダクタを構成するための磁性材料として金属またはフェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物を使用しているので、プリント配線板の製造プロセスへの影響を少なくすることができる。
【００４７】前記スパイラルコイルインダクタを構成するための磁性材料として金属箔を使用するものは、磁性層の製造プロセスを軽減できる。
【００４８】次に、本実施形態のプリント配線の具体例の試験の結果について述べる。
【００４９】図１、図２および図３に示されたように、全面平板の電源層と対向する層との間でスパイラルコイルを配線とビアホールで形成し、両層間にインダクタンスを大きくする目的でＮｉ−Ｚｎ系フェライト微粒粉末とエポキシ系絶縁溶剤との混合物を層状に配置し、図５に示すように、デカップリング回路を強化したプリント配線を使用した電子機器（ＥＷＳ：エンジニアリングワークステーション）を電波暗室において放射電界強度（ＶＣＣＩ測定法）を測定した結果と従来例について測定した結果を図１１（ａ），（ｂ）および図１２（ａ），（ｂ）に示す。また、図１１および図１２の測定結果をまとめて表１に示す。
【００５０】
【表１】
この表で（ ）内はノイズレベルを示している。表１に示すように、従来の電源層が全面平板であるオリジナル基板（図中では従来例と表記）と本発明を適用した基板（実施例）を比較すると、実施例のほうが、クロック周波数（４０ＭＨZ）の逓倍波のスペクトラム（８０ＭＨZ、３２０ＭＨZ、３６０ＭＨZ、４８０ＭＨZ、６００ＭＨZ、８００ＭＨZ、８６０ＭＨZ、９２０ＭＨZ）が顕著に抑制されており、放射電界の低減効果があることが分かる（８０ＭＨZと８６０ＭＨZ以外のスベクトラムは暗ノイズレベルまで抑制されている。）。
【００５１】また、図１３（ａ），（ｂ）には、従来例と実施例（ＥＷＳ）の基板上に磁界測定プローブを走査して得られた近傍磁界分布の測定結果を示す。測定は前記放射電界強度測定において、顕著な抑制効果が見られた周波数の全てについて行なったが、ここではクロック周波数の２倍波である８０ＭＨZの例を示す。図１３の分布図で、色の濃い箇所は磁界強度の強い箇所を表わし、色が薄くなるにつれて磁界強度が弱くなっていくことを表わしている。また、分布図の中の左下部分で色の濃い箇所にノイズ発生源であるＣＰＵおよび大きなＬＳＩが配置された基板が存在する。図１３（ａ）と図１３（ｂ）の分布図を比較してみると、図１３（ｂ）の実施例についての上部および右側等の周辺の磁界強度が弱くなっていることが分かる（周りへの拡散が減少している。）。これは、ノイズ発生源であるＣＰＵ、大きなＬＳＩからの高周波電源電流が近傍に配置したデカップリングコンデンサによって、グランドに効率よくバイパスされ、他の電子回路への廻り込みが減ったことを意味し、個々のＬＳＩ／ＩＣ単位でのアイソレーションによるデカップリング効果が高まったことを示している。
【００５２】図１３（ｂ）の近傍磁界分布図において、本実施例のデカップリング効果が高まり、他の回路への高周波電源電流の廻り込みが減少した結果を得た。特に、右側上部への拡散が減じていることが判る。なお、他の周波数においても、同様の傾向があることが確認された。この対象プリント配線板の右側エッジには図１４に示すように、外部とのインターフェース用Ｉ／Ｏコネクタが配置されている（ＲＳ２３２Ｃ１，ＲＳ２３２Ｃ２，プリンタ，キーボード／マウス）。従って、コネクタ部分への高周波電流の拡散が減じたということは、上記Ｉ／Ｏコネクタを介してインターフェースケーブルに重畳する電流（コモンモード電流と呼ぶ。）も減じているはずで、図１５に示した測定系で、上記ケーブルに重畳するコモンモード電流を電流プローブを用い測定した。その結果（スペトラムアナライザで観測された電流波形）を図１６（ａ），（ｂ）、図１７（ａ），（ｂ）、図１８（ａ），（ｂ）、および図１９（ａ），（ｂ）に示す（８０ＭＨZのみ）。また、コモンモード電流測定結果を表２で示す。
【００５３】
【表２】
表２によると、実施例では３６０ＭＨZのＲＳ２３２Ｃ１コネクタを除き、全ての周波数、コネクタにおいて、コモンモード電流が顕著に減じていることが分かる。
【００５４】以上のように、本発明を適用することにより、デカップリング回路が強化され、機器からの電磁放射ノイズを大幅に抑制することが出来る。
【００５５】
【発明の効果】以上説明したように本発明は、プリント配線板にスパイラルコイルインダクタを構成することにより次の効果がある。
【００５６】第１の効果は、スパイラルコイルインダクタをプリント配線板の内層で構成しているので、特別の部品を実装する必要がない。このため、高密度実装のプリント配線板に適用し、効果的にＥＭＣ問題の発生を防止することができる。
【００５７】第２の効果は、スパイラルコイルインダクタの設計をプリント配線板用ＣＡＤツールで、配線設計と同時に行えるので、設計ならびに製造期間を大幅に短縮することができる。
【００５８】第３の効果は、プリント配線板上のＬＣ、ＬＳＩ等の電子回路毎の電源線が高い高周波インピーダンスで分離されるので、プリント配線板上のＩＣ、ＬＳＩ等の電子回路の一つ一つの高周波電源電流を回路設計者がコントロールすることができる。このためＩＣ、ＬＳＩ等の電子回路の高周波動作に伴う設計上の問題が生じたときの解決を早めることができる。
【００５９】第４の効果は、プリント配線板上のＩＣ、ＬＳＩ等の電子回路の高周波動作を安定化するということである。このため、マルティメディア機器の高速クロック化の促進に寄与できる。その理由は、高周波で高いインピーダンスとなるスパイラルコイルインダクタと高周波で低いインピーダンスとなるコンデンサを使用することにより、ＩＣ、ＬＳＩ等の電子回路から電源線をみると非常に低いインピーダンスとなり電源変動による信号波形のひずみを抑制することができ、一方、共通電源線からＩＣ、ＬＳＩ等の電子回路をみると非常に高いインピーダンスとなり共通電源線に接続されている他のＩＣ、ＬＳＩ等の電子回路からの高周波電源電流の回り込みを抑制することができるからである。
【００６０】第５の効果は経済性ならびに信頼性品質に優れているということである。その理由はスパイラルコイルインダクタをプリント配線板の内層で構成しているため、プリント配線板の製造と同時にスパイラルコイルインダクタも高い技術で製造されるためである。
【図面の簡単な説明】
【図１】本発明のプリント配線板の一実施形態の要部であるスパイラルコイルインダクタの回路シンボル図である。
【図２】（ａ）は図１のプリント配線板の第１実施例のスパイラルコイルインダクタの平面図である。（ｂ）は（ａ）の縦断面図である。
【図３】図２（ａ）のスパイラルコイルインダクタの斜視図である。
【図４】（ａ）は図１のプリント配線板の第２実施例のスパイラルコイルインダクタの平面図である。（ｂ）は（ａ）の縦断面図である。
【図５】図１のスパイラルコイルインダクタの応用例を示す回路図である。
【図６】図５のスパイラルコイルインダクタの斜視図である。
【図７】図１のスパイラルコイルインダクタを構成するための４層プリント配線板の縦断面図である。
【図８】図１のスパイラルコイルインダクタを構成するための６層プリント配線板の縦断面図である。
【図９】本発明のプリント配線板の図７と異なる６層プリント配線板の一実施例の縦断面図である。
【図１０】図１のスパイラルコイルインダクタを構成するための他の６層プリント配線板の縦断面図である。
【図１１】電波暗室におけるプリント配線板の放射電界強度の測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１２】図１１の放射電界強度の測定結果を示す他のグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１３】プリント配線板の近傍磁界分布測定図であって、（ａ）はプリント配線板の従来例の近傍磁界分布を示し、（ｂ）は本発明のプリント配線板の一実施例の近傍磁界分布を示す。
【図１４】Ｉ／Ｏコネクタの配置を示す本発明のプリント配線板の一実施例の平面図である。
【図１５】図１４のＩ／Ｏコネクタを介してインターフェースケーブルに重畳するコモンモード電流を測定するための測定系を示す図である。
【図１６】Ｉ／Ｏコネクタ（ＲＳ２３２Ｃ１）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１７】Ｉ／Ｏコネクタ（ＲＳ２３２Ｃ２）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例尾測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１８】Ｉ／Ｏコネクタ（キーボード／マウス）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１９】Ｉ／Ｏコネクタ（プリンタ）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図２０】プリント配線板の従来例の縦断面図である。
【図２１】図２０のプリント配線板を使用した場合の電子回路を含む回路図である。
【符号の説明】
１，１ａ，１ｂ，１ｎ 電源線または電源導体層
２ グランド線またはグランド導体層
１ｎ，３，３ａ，３ｂ，３ｎ，４，４ａ，４ｂ，４ｎ 端子
５ 信号線または信号導体層
６ 絶縁層
７，７1 絶縁性の磁性層
８，８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８1 ，８2 スルーホールまたはヴィアホール
９，９ａ，９ｂ，１０，１０ａ，１０ｂ 導体
１１ 絶縁コーティング
Ｌ，Ｌ１，Ｌ２，Ｌｎ スパイラルコイルインダクタ
Ｚ，Ｚ１，Ｚ２，Ｚｎ 電子回路
Ｃ，Ｃ１，Ｃ２，Ｃｎ コンデンサ
Ｆ１ 高周波フィルタ
【０００１】
【発明の属する技術分野】本発明はプリント配線板に関し、特に２層以上の導体層を有するプリント配線板に関する。
【０００２】
【従来の技術】トランジスタ、ＩＣ、ＬＳＩ等のような回路素子が搭載されたプリント配線板は電磁ノイズを発生するため、そのプリント配線板が電子機器自体にあるいは他の電子機器に誤動作を引き起こすことがあることはよく知られている。
【０００３】誤動作を引き起こす原因の中で特に大きなウエートを示すのは、コモンモードと呼ばれる、回路の寄生容量や寄生相互インダクタンスを経由して流れる電流（回り込み電流）による伝導性または放射性電磁波であり、その発生機構が複雑なため、最も効果的と考えられている発生源に近いところでの有効な対策がなかった。このため従来は電子機器全体を金属を使用して電磁的に遮蔽するとともに、装置外部に出ているケーブルに対してはコモンモードチョークコイルやコアを装着して電磁波の伝導を抑圧する対策がとられている。
【０００４】一方、プリント配線板においては、従来は図１２に示すように、プリント配線板の電源導体層１に相当する電源供給線１とグランド導体層２に相当するグランド線２とにそれぞれ接続された、ＩＣ、ＬＳＩ等の電子回路２１〜２ｎの電源端子３ａ〜３ｎとグランド端子４ａ〜４ｎとの間に、高周波コンデンサＣ１〜Ｃｎを接続することがよく行われている。これはＩＣ、ＬＳＩ等の電子回路２１〜２ｎの高周波動作に伴って電源供給線１に流れる高周波電流を高周波コンデンサＣ１〜Ｃｎに流し、電源端子電圧の高周波変動を低減する（フィルタリング）とともに、電源供給線１を共有している他のＩＣ、ＬＳＩ等の電子回路２１〜２ｎとの結合を抑圧すること（すなわちデカップリング）を目的としている。ところが、図１０に示すように、従来のプリント配線板の電源導体層１は特に電源電圧の変動を低減する効果を得るため、配線のない全面平板として電源供給線のインピーダンスを小さくしている。
【０００５】
【発明が解決しようとする課題】上述した従来のプリント配線板では、ＩＣ、ＬＳＩ等の電子回路の高周波動作に伴って電源供給線に流れる高周波電流を回路設計者がコントロールできないという問題がある。
【０００６】すなわち、電源導体層が配線のない全面平板である場合は、電源供給線のインピーダンスが小さいため、ＩＣ、ＬＳＩ等の電子回路（以下単に電子回路と称する）の電源端子とグランド端子との間に、高周波コンデンサを接続しても高周波電源電流を電源供給線への流出を抑制することが難しく、供給線を共有している他の電子回路の近傍に配置したデカップリングコンデンサにも高周波電源電流が流れ込み、プリント配線板全体では高周波電源電流の解析は非常に困難であった。このため、電子回路毎に使用するデカップリングコンデンサを厳密に選定することができなかった。
【０００７】また、プリント配線板全体の高周波電源電流の分布は非常に複雑であって、電子回路のプリント配線板上の配置や、同じ配置でも電子回路の動作状態によって高周波電源電流が大きなループを形成するように分布し、これが電磁放射問題やイミュニティ問題を招く可能性があった。
【０００８】例えば図１２に示すように、高周波電源電流の異なる電子回路Ｚ１（電流大）、Ｚ２（電流中）、Ｚｎ（電流小）がそれぞれ電源供給線１およびグランド線２に接続されており、またそれぞれの電子回路には主に実装上と価格からの制約により、それらの高周波電源電流量に応じた静電容量値（Ｚ１には大容量、Ｚ２には中容量、Ｚｎには小容量）のコンデンサＣ１，Ｃ２およびＣｎがそれぞれ接続される。このような状態においてプリント配線板上の電子回路が動作すると、例えば高周波電源電流の小さい電子回路Ｚｎの電源端子とグランド端子との間に接続された容量の小さいコンデンサＣｎは、他に比べてインピーダンスが大きいため、高周波電源電流が中程度の電子回路Ｚ２の電源端子とグランド端子との間に接続された中位の容量を有する（Ｚｎに比べてインピーダンスが小さい）コンデンサＣ２や、高周波電源電流の大きい電子回路Ｚ１の電源端子とグランド端子との間に接続されたより容量の大きいコンデンサＣ１に、電子回路Ｚｎの高周波電源電流が流れ込んでしまうという状態が生じる。さらに、コンデンサは同一タイプであっても静電容量によってインピーダンスの周波数特性が異なり、静電容量の小さなコンデンサのインピーダンスはある高周波値以上でそれよりも大きな静電容量を有するコンデンサンのインピーダンスよりも小さくなる傾向にあるため、広い範囲の周波数帯域で見ると、プリント配線板上の電子回路間を複雑に電流が行き来する状態となってしまう。その結果高周波電源電流の作るループが大きくなったり、プリント配線板から他のプリント配線板に接続されているケーブル等にコモンモードの高周波電流を流出させるため、伝導性または放射性の電磁波を増大させ電子機器相互間の電磁干渉問題、すなわちいわゆるＥＭＣ問題を引き起こしていた。さらに、例えばプリント配線板上の一つの電子回路の高周波電源電圧変動が問題になり、その電子回路の付近のデカップリングコンデンサの容量を増やしても、増やせば増やすほど他の電子回路の高周波電源電流が流れ込み、なかなか高周波電源電圧変動を低減できず、電子回路の高周波動作を確保できない可能性もあった。
【０００９】さらに、低周波動作の論理装置に最新のＩＣ／ＬＳＩを使用する場合、ＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間が早すぎることによる不要の伝導性または放射性の電磁波の発生を防ぐために、ＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間を遅くするための高周波フィルタを挿入することがあるが、部品として追加すると、プリント配線板上の高密度実装を阻害するという問題があった。このため、従来のプリント配線板はＥＭＣ問題に対しては前述のように電子機器全体を金属を使用して電磁的に遮蔽するとともに、装置外部に出ているケーブルに対してはコモンモードチョークコイルやコアを装着して電磁波の伝導を抑圧する対策をとらなければならず、ＩＣ／ＬＳＩの高周波動作を阻害する問題について、プリント配線板に必要以上の数のコンデンサを実装して、配線板全体の高周波電源電圧変動を押え込むことで対処しなければならないという欠点がある。本発明の目的は、電磁ノイズの発生を大幅に低減し、外来の電磁ノイズへの耐力を大幅に高めることができ、実装されるＩＣ、ＬＳＩ等の電子回路の高周波動作を円滑に行わせるプリント配線板を提供することである。
【００１０】また本発明の他の目的は、配線板上のＩＣ、ＬＳＩ等の電子回路の一つ一つの高周波電源電流を回路設計者がコントロールすることのできるプリント配線板を提供することである。
【００１１】
【課題を解決するための手段】本発明のプリント配線板は、２層以上の導体層を有するプリント配線板において、対向する２層の導体層の一部を切り取ってできる複数の導体と、前記複数の導体のそれぞれの間を垂直に接続するスルーホールまたはヴィアホールによって構成されるスパイラルコイルインダクタを有し、かつ、前記スパイラルコイルインダクタを構成するために用いられる対向する２層の導体層間の一部または全面領域に絶縁性の磁性材が層状に配置されている。
【００１２】前記スパイラルコイルインダクタの一端は搭載された電子回路の電源端子に、他の一端は電源導体層に接続され、かつ、前記電子回路の電源端子とグランド端子との間にはコンデンサが接続されていてもよい。
【００１３】搭載された電子回路の出力端子と他の搭載された電子回路の入力端子との間に接続された高周波フィルタの一構成要素として前記スパイラルコイルインダクタが用いられているものも含む。
【００１４】前記電子回路はＩＣまたはＬＳＩであってもよい。
【００１５】前記スパイラルコイルインダクタを構成するために用いられる導体は、対向するグランド導体層と電源導体層の一部であるものを含む。
【００１６】前記スパイラルコイルインダクタを構成するための対向する２層の導体層はともに電源導体層の一部であり、前記２層の導体層の両外側に少なくとも１層ずつのグランド導体層を有するものを含む。
【００１７】前記スパイラルコイルインダクタを構成するための対向する２層の導体層を貫通する信号導体層間垂直接続用スルーホールまたはヴィアホールに、グランド導体層に両端が接続されているスルーホールまたはヴィアホールが近接して配置されているものを含む。
【００１８】前記導体層間に配置される絶縁性の磁性材としてＮｉ−Ｚｎ系フェライト微粒粉末またはＭｎ−Ｚｎ系フェライト微粒粉末またはセンダスト微粒粉末またはＬｉ系フェライト微粒粉末と絶縁溶剤との混合物が用いられてよい。
【００１９】前記絶縁溶剤にはエポキシ系絶縁溶剤が含まれる。
【００２０】前記導体層間に配置される絶縁性の磁性体として両面に絶縁コーティングが施された金属箔が用いられてよい。
【００２１】前記両面に絶縁コーティングが施された金属箔がアモルファス磁性箔多層帯を含む。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。
【００２３】図１は本発明のプリント配線板の一実施形態の要部であるスパイラルコイルインダクタの回路シンボル図、図２（ａ）は図１のプリント配線板の第１実施例のスパイラルコイルインダクタの平面図、同図（ｂ）は同図（ａ）の縦断面図、図３は図２（ａ）のスパイラルコイルインダクタの斜視図、図４（ａ）は図１のプリント配線板の第２実施例のスパイラルコイルインダクタの平面図、同図（ｂ）は同図（ａ）の縦断面図、図５は図１のスパイラルコイルインダクタの応用例を示す回路図、図６は図５のスパイラルコイルインダクタの斜視図、図７は図１のスパイラルコイルインダクタを構成するための４層プリント配線板の縦断面図、図８は図１のスパイラルコイルインダクタを構成するための６層プリント配線板の縦断面図、図９は本発明のプリント配線板の図７と異なる６層プリント配線板の一実施例の縦断面図、図１０は図１のスパイラルコイルインダクタを構成するための他の６層プリント配線板の縦断面図である。
【００２４】図１は本発明のプリント配線板の要部であるスパイラルコイルインダクタの回路記号を示し、図２（ａ）および（ｂ）は図１のプリント配線板の第１実施例のスパイラルコイルインダクタＬｎの平面図および断面図を示している。図１の回路記号の端子番号１ｎと３ｎは、図２（ａ）の平面図の端子番号１ｎと３ｎにそれぞれ対応している。第１実施例のプリント配線板では対向する２層の導体層９，１０の一部を切り取ってできる複数の導体９ａ，９ｂおよび１０ａ，１０ｂと、これら対向する２層の導体９ａと１０ａおよび９ｂと１０ｂ間の全面領域に絶縁性の磁性材７が層状に配置され、それぞれの導体間を接続するスルーホールまたはヴィアホール８ａ，８ｂ，８ｃおよび８ｄを使用して、図２（ａ），（ｂ）および図３の斜視図のように構成することにより、スパイラルコイル状のインダクタであるスパイラルコイルインダクタがプリント配線板内に形成されている。第４（ａ）および（ｂ）は図１のプリント配線板の第２実施例のスパイラルコイルインダクタＬｎの平面図および縦断面図を示している。
【００２５】第２実施例のプリント配線板では、図４（ａ）、（ｂ）に示すように、対抗する２層の導体９ａと１０ａおよび９ｂと１０ｂ間の一部の領域に絶縁性の磁性材７1が層状に配置されて、スパイラルコイルインダクタが形成されている他は第１実施例と同様の構成となっている。
【００２６】第１実施例および第２実施例のプリント配線板では、２層の導体層を使用してスパイラルコイルコンダクタが形成されている。このコイルのインダクタンス（Ｌ）は次式で求められる。
【００２７】
【数１】
ただし、μ0 ： 真空中の透磁率（４π１０-7）
μ5 ： 比透磁率ｎ ： スパイラルコイル巻数ｓ ： スパイラルコイル断面積（ｍ2 ）
ｌ ： スパイラルコイル平均磁路長（ｍ）
この式から、スパイラルコイル状に構成することによりインダクタンス（Ｌ）はスパイラルコイル巻数の二乗に比例することがわかる。
【００２８】例えばよく知られているつづら折りの形状でインダクタを１層の導体で構成する例では、インダクタを構成する導体層の両側に絶縁性の磁性材を層状に配置しその外側をグランド導体層で挟む構造（特願平０７−２３６４８８）でのインダクタを構成できるが、この場合、インダクタ導体と近接導体と隣接するグランド導体層の間の静電結合が、インダクタのインピーダンスを抑制し、インダクタの導体長を長くしても、問題とする高周波電流の１／２波長以上になると、無損失線路の場合、式（２）式で表される、長さおよび印加電流の周波数に無関係な一定のインピーダンス（伝送線路の特性インピーダンスＺ0 ）となる。
【００２９】
【数２】
ただし、Ｃ ： 誘電体を挟んで対向する導体間の静電容量（Ｆ）
Ｌ ： インダクタのインダクタンス（Ｈ）
つまり、一般に絶縁性の磁性材は比較的高い透磁率を示すとともに、比較的大きい誘電率も示す。前記（２）式において、Ｃの値は向かい合う導体の有効面積と誘電率に比例、すなわち導体幅および、グランド導体層との対向距離とその間の誘電率が一定ならば静電容量は導体の長さに比例することはよく知られている。同様につづら折りの形状で前記のようにしてインダクタを１層の導体で構成する場合のインダクタンスについても、導体幅およびこの導体周囲に実効透磁率が一定ならばインダクタンスは導体の長さに比例することもよく知られている。したがって、導体の長さを長くすると静電容量ＣとインダクタンスＬは同率で増加するため、前記式（２）により、特性インピーダンスは常に一定の値となる。
【００３０】一方、本発明に係るスパイラルコイルインダクタでは、インダクタンスＬは巻数の二乗に比例するのであるから、導体幅が一定ならばＬの値は導体の長さの二乗に比例することになり、本発明の構成によれば、スパイラルコイルインダクタのインダクタンスＬの値は、安定な特性を得るためならびに発生磁界による信号導体層への干渉を低減するためにインダクタの両側を例えばグランド導体層で挟む構造とする場合においても、インピーダンスの上限値は前記式（２）で制限されず、より大きい値とすることが可能であるとともに、周波数が高くなればなるほど大きなインピーダンスを得ることが可能となる。
【００３１】図２および図４は巻き数２のスパイラルコイルインダクタの例を示しているが、導体９および１０の数を増やしてより大きな巻き数を得ることも可能である。図２の（ａ）中の１は平均磁路長、（ｂ）中のｓは有効断面積であり、これらの値が構造的に決まり、巻き数ｎが決定されると、インダクタンスＬを前記（１）式により求めることができる。
【００３２】図５は、前記のようにして形成されるスパイラルコイルインダクタを、プリント配線板に搭載されるＩＣ、ＬＳＩ等の電子回路Ｚ１〜Ｚｎの電源デカップリング回路ならびにＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間を遅くするための高周波フィルタの一部として応用した例の回路を示している。このプリント配線板では適切な特性に設計されたスパイラルコイルインダクタＬ１〜Ｌｎの一端は電子回路Ｚ１〜Ｚｎの電源端子に、他の一端は電源導体層１に接続され、さらに電子回路の電源端子３ａ〜３ｎとグランド端子４ａ〜４ｎとの間には適切な特性のコンデンサＣ１〜Ｃｎが選択されて接続されており、電子回路Ｚ１〜Ｚｎの高周波動作に伴う高周波電源電流を効果的にコンデンサにバイパスしており、高周波電源電流の電源端子１への漏出が抑制される。このことは、電子回路Ｚ１〜Ｚｎ毎に接続されているコンデンサＣ１〜Ｃｎの値を独立に最適化設計することができることを意味している。なお、併せて、スパイラルコイルインダクタＬ１〜Ｌｎの導体寸法を適切に設定することにより、抵抗値を微小な値にすれば、電子回路Ｚ１〜Ｚｎの電源電圧変動は微小な値とすることが可能である。
【００３３】また、図５の電子回路Ｚ１とＺ２の間に信号線５によって高周波フィルタＦ１が接続されているが、高周波フィルタＦ１はＬＣ／ＬＳＩの矩形波信号の上昇時間や下降時間を遅くするために使用されるもので、高周波フィルタＦ１にはスパイラルコイルインダクタＬ１が一構成要素として内蔵されている。高周波フィルタにスパイラルコイルインダクタが使用されると、低周波動作の論理装置に最新のＩＣ／ＬＳＩを使用しても、実装上効率よくＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間が早すぎることによる不要の伝導性または放射性の電磁波の発生を防ぐことができる。
【００３４】図６は図５に示した回路図のうち、１単位の電源デカプリング回路についての接続構造を示している。この図において特に電子回路Ｚの電源端子３からコンデンサＣｎ、グランド層２を経て電子回路Ｚのグランド端子４に至る経路の長さはできるだけ短くして、高周波電源電流が容易に流れるようにすることが重要である。
【００３５】図７のプリント配線板は外側２層が信号導体層５、内側２層が電源導体層１とグランド導体層２として使用され、対向する電源導体層１とグランド導体層２間に絶縁性の磁性体７が層状に配置された４層のプリント配線板である。
【００３６】このプリント配線板にはスパイラルコイルインダクタＬｎが電源導体層１とグランド導体層２を使用して形成されるが、絶縁性の磁性体７はＮｉ−Ｚｎ系フェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物、Ｍｎ−Ｚｎ系フェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物、またはＬｉ系フェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物等が使用される。
【００３７】図８は最外側２層が信号導体層５、絶縁性の磁性層７を挟む最内側２層が電源導体層１であってスパイラルコイルインダクタＬｎの形成にも使用され、電源導体層１の両外側２層がグランド導体層２として使用される６層プリント配線板を示している。このような６層プリント配線板の対向する２層の電源導体層１の一部に、本発明に係るスパイラルコイルインダクタを形成する場合、スパイラルコイルインダクタ部分の構成は、先に説明したとおりである。
【００３８】図９に示されたプリント配線板には、スパイラルコイルインダクタを構成するための対向する２枚の電源導体層１と、電源導体層１の両外側２枚のグランド導体層２を貫通する信号導体層間垂直接続用スルーホールまたはヴィアホール８1に、電源導体層１の両外側２枚のグランド導体層２に両端が接続されているスルーホールまたはヴィアホール８2 が近接して配置されている。このような構成とすることにより、信号導体層間垂直接続用スルーホールまたはヴィアホール８1の磁性層７付近でのインピーダンスの乱れを抑制することができる。
【００３９】図１０のプリント配線板は、層間に配置される絶縁性の磁性材７として両面に絶縁コーティング１１を施したアモルファス磁性箔多層帯が用いられている。層間に配置される絶縁性の磁性材７として、もちろんその他の材料の使用も可能である。
【００４０】本実施形態のプリント配線板は、対向する２層の導体間の一部または全面に絶縁性の磁性材を層状に配置して構成する、スパイラルコイルインダクタＬｎを内蔵しているので、少ないスペースでより大きなインダクタンスを得ることができる。
【００４１】前記スパイラルコイルインダクタＬｎを使用してデカップリング回路を構成しているので、少ないスペースでより大きなデカップリング効果が発生する。
【００４２】前記スパイラルコイルインダクタを使用して高周波フィルタを構成しているものは、特に低周波動作の論理装置に最新のＩＣ／ＬＳＩを使用する場合、ＩＣ／ＬＳＩの矩形波信号の上昇時間や下降時間が早すぎることによる不要の伝導性または放射性の電磁波の発生を防止できる。
【００４３】前記スパイラルコイルインダクタＬｎに対向する電源導体層とグランド導体層の一部で構成しているものは、スパイラルインダクタの必要量が少ない場合には層数が従来の多層プリント配線板に対して増えないというコスト的な利点がある。
【００４４】前記スパイラルコイルインダクタを対向する２層の電源導体層の一部で構成し、前記２層の電源導体層の外側両面にグランド導体層と、さらに前記グランド導体層の外側両面に絶縁層を挟んで配置される信号導体層（図８の５）で構成しているものは、スパイラルコイルインダクタの必要量が多い場合は、信号導体層の信号に連続した帰線を信号導体層に近接して与えるため、不要の伝導性または放射性の電磁波の発生を防止できるとともに、信号波形のひずみを最小限に抑制する効果がある。
【００４５】前記スパイラルコイルインダクタを構成するための対向する２層の貫通する信号導体層間垂直接続用スルーホールまたはヴィアホール毎に、前記対向する２層の外側に配置される２層のグランド導体層を垂直に接続する１個以上のスルーホールまたはヴィアホールを近接して配置しているものは、不要の伝導性または放射性の電磁波の発生を防止できるとともに、信号波形のひずみを最小限に抑制することができる。
【００４６】前記スパイラルコイルインダクタを構成するための磁性材料として金属またはフェライト微粒粉末とエポキシ系等の絶縁溶剤との混合物を使用しているので、プリント配線板の製造プロセスへの影響を少なくすることができる。
【００４７】前記スパイラルコイルインダクタを構成するための磁性材料として金属箔を使用するものは、磁性層の製造プロセスを軽減できる。
【００４８】次に、本実施形態のプリント配線の具体例の試験の結果について述べる。
【００４９】図１、図２および図３に示されたように、全面平板の電源層と対向する層との間でスパイラルコイルを配線とビアホールで形成し、両層間にインダクタンスを大きくする目的でＮｉ−Ｚｎ系フェライト微粒粉末とエポキシ系絶縁溶剤との混合物を層状に配置し、図５に示すように、デカップリング回路を強化したプリント配線を使用した電子機器（ＥＷＳ：エンジニアリングワークステーション）を電波暗室において放射電界強度（ＶＣＣＩ測定法）を測定した結果と従来例について測定した結果を図１１（ａ），（ｂ）および図１２（ａ），（ｂ）に示す。また、図１１および図１２の測定結果をまとめて表１に示す。
【００５０】
【表１】
この表で（ ）内はノイズレベルを示している。表１に示すように、従来の電源層が全面平板であるオリジナル基板（図中では従来例と表記）と本発明を適用した基板（実施例）を比較すると、実施例のほうが、クロック周波数（４０ＭＨZ）の逓倍波のスペクトラム（８０ＭＨZ、３２０ＭＨZ、３６０ＭＨZ、４８０ＭＨZ、６００ＭＨZ、８００ＭＨZ、８６０ＭＨZ、９２０ＭＨZ）が顕著に抑制されており、放射電界の低減効果があることが分かる（８０ＭＨZと８６０ＭＨZ以外のスベクトラムは暗ノイズレベルまで抑制されている。）。
【００５１】また、図１３（ａ），（ｂ）には、従来例と実施例（ＥＷＳ）の基板上に磁界測定プローブを走査して得られた近傍磁界分布の測定結果を示す。測定は前記放射電界強度測定において、顕著な抑制効果が見られた周波数の全てについて行なったが、ここではクロック周波数の２倍波である８０ＭＨZの例を示す。図１３の分布図で、色の濃い箇所は磁界強度の強い箇所を表わし、色が薄くなるにつれて磁界強度が弱くなっていくことを表わしている。また、分布図の中の左下部分で色の濃い箇所にノイズ発生源であるＣＰＵおよび大きなＬＳＩが配置された基板が存在する。図１３（ａ）と図１３（ｂ）の分布図を比較してみると、図１３（ｂ）の実施例についての上部および右側等の周辺の磁界強度が弱くなっていることが分かる（周りへの拡散が減少している。）。これは、ノイズ発生源であるＣＰＵ、大きなＬＳＩからの高周波電源電流が近傍に配置したデカップリングコンデンサによって、グランドに効率よくバイパスされ、他の電子回路への廻り込みが減ったことを意味し、個々のＬＳＩ／ＩＣ単位でのアイソレーションによるデカップリング効果が高まったことを示している。
【００５２】図１３（ｂ）の近傍磁界分布図において、本実施例のデカップリング効果が高まり、他の回路への高周波電源電流の廻り込みが減少した結果を得た。特に、右側上部への拡散が減じていることが判る。なお、他の周波数においても、同様の傾向があることが確認された。この対象プリント配線板の右側エッジには図１４に示すように、外部とのインターフェース用Ｉ／Ｏコネクタが配置されている（ＲＳ２３２Ｃ１，ＲＳ２３２Ｃ２，プリンタ，キーボード／マウス）。従って、コネクタ部分への高周波電流の拡散が減じたということは、上記Ｉ／Ｏコネクタを介してインターフェースケーブルに重畳する電流（コモンモード電流と呼ぶ。）も減じているはずで、図１５に示した測定系で、上記ケーブルに重畳するコモンモード電流を電流プローブを用い測定した。その結果（スペトラムアナライザで観測された電流波形）を図１６（ａ），（ｂ）、図１７（ａ），（ｂ）、図１８（ａ），（ｂ）、および図１９（ａ），（ｂ）に示す（８０ＭＨZのみ）。また、コモンモード電流測定結果を表２で示す。
【００５３】
【表２】
表２によると、実施例では３６０ＭＨZのＲＳ２３２Ｃ１コネクタを除き、全ての周波数、コネクタにおいて、コモンモード電流が顕著に減じていることが分かる。
【００５４】以上のように、本発明を適用することにより、デカップリング回路が強化され、機器からの電磁放射ノイズを大幅に抑制することが出来る。
【００５５】
【発明の効果】以上説明したように本発明は、プリント配線板にスパイラルコイルインダクタを構成することにより次の効果がある。
【００５６】第１の効果は、スパイラルコイルインダクタをプリント配線板の内層で構成しているので、特別の部品を実装する必要がない。このため、高密度実装のプリント配線板に適用し、効果的にＥＭＣ問題の発生を防止することができる。
【００５７】第２の効果は、スパイラルコイルインダクタの設計をプリント配線板用ＣＡＤツールで、配線設計と同時に行えるので、設計ならびに製造期間を大幅に短縮することができる。
【００５８】第３の効果は、プリント配線板上のＬＣ、ＬＳＩ等の電子回路毎の電源線が高い高周波インピーダンスで分離されるので、プリント配線板上のＩＣ、ＬＳＩ等の電子回路の一つ一つの高周波電源電流を回路設計者がコントロールすることができる。このためＩＣ、ＬＳＩ等の電子回路の高周波動作に伴う設計上の問題が生じたときの解決を早めることができる。
【００５９】第４の効果は、プリント配線板上のＩＣ、ＬＳＩ等の電子回路の高周波動作を安定化するということである。このため、マルティメディア機器の高速クロック化の促進に寄与できる。その理由は、高周波で高いインピーダンスとなるスパイラルコイルインダクタと高周波で低いインピーダンスとなるコンデンサを使用することにより、ＩＣ、ＬＳＩ等の電子回路から電源線をみると非常に低いインピーダンスとなり電源変動による信号波形のひずみを抑制することができ、一方、共通電源線からＩＣ、ＬＳＩ等の電子回路をみると非常に高いインピーダンスとなり共通電源線に接続されている他のＩＣ、ＬＳＩ等の電子回路からの高周波電源電流の回り込みを抑制することができるからである。
【００６０】第５の効果は経済性ならびに信頼性品質に優れているということである。その理由はスパイラルコイルインダクタをプリント配線板の内層で構成しているため、プリント配線板の製造と同時にスパイラルコイルインダクタも高い技術で製造されるためである。
【図面の簡単な説明】
【図１】本発明のプリント配線板の一実施形態の要部であるスパイラルコイルインダクタの回路シンボル図である。
【図２】（ａ）は図１のプリント配線板の第１実施例のスパイラルコイルインダクタの平面図である。（ｂ）は（ａ）の縦断面図である。
【図３】図２（ａ）のスパイラルコイルインダクタの斜視図である。
【図４】（ａ）は図１のプリント配線板の第２実施例のスパイラルコイルインダクタの平面図である。（ｂ）は（ａ）の縦断面図である。
【図５】図１のスパイラルコイルインダクタの応用例を示す回路図である。
【図６】図５のスパイラルコイルインダクタの斜視図である。
【図７】図１のスパイラルコイルインダクタを構成するための４層プリント配線板の縦断面図である。
【図８】図１のスパイラルコイルインダクタを構成するための６層プリント配線板の縦断面図である。
【図９】本発明のプリント配線板の図７と異なる６層プリント配線板の一実施例の縦断面図である。
【図１０】図１のスパイラルコイルインダクタを構成するための他の６層プリント配線板の縦断面図である。
【図１１】電波暗室におけるプリント配線板の放射電界強度の測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１２】図１１の放射電界強度の測定結果を示す他のグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１３】プリント配線板の近傍磁界分布測定図であって、（ａ）はプリント配線板の従来例の近傍磁界分布を示し、（ｂ）は本発明のプリント配線板の一実施例の近傍磁界分布を示す。
【図１４】Ｉ／Ｏコネクタの配置を示す本発明のプリント配線板の一実施例の平面図である。
【図１５】図１４のＩ／Ｏコネクタを介してインターフェースケーブルに重畳するコモンモード電流を測定するための測定系を示す図である。
【図１６】Ｉ／Ｏコネクタ（ＲＳ２３２Ｃ１）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１７】Ｉ／Ｏコネクタ（ＲＳ２３２Ｃ２）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例尾測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１８】Ｉ／Ｏコネクタ（キーボード／マウス）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図１９】Ｉ／Ｏコネクタ（プリンタ）のコモンモード電流測定結果を示すグラフであって、（ａ）はプリント配線板の従来例の測定結果を示し、（ｂ）は本発明のプリント配線板の一実施例の測定結果を示す。
【図２０】プリント配線板の従来例の縦断面図である。
【図２１】図２０のプリント配線板を使用した場合の電子回路を含む回路図である。
【符号の説明】
１，１ａ，１ｂ，１ｎ 電源線または電源導体層
２ グランド線またはグランド導体層
１ｎ，３，３ａ，３ｂ，３ｎ，４，４ａ，４ｂ，４ｎ 端子
５ 信号線または信号導体層
６ 絶縁層
７，７1 絶縁性の磁性層
８，８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８1 ，８2 スルーホールまたはヴィアホール
９，９ａ，９ｂ，１０，１０ａ，１０ｂ 導体
１１ 絶縁コーティング
Ｌ，Ｌ１，Ｌ２，Ｌｎ スパイラルコイルインダクタ
Ｚ，Ｚ１，Ｚ２，Ｚｎ 電子回路
Ｃ，Ｃ１，Ｃ２，Ｃｎ コンデンサ
Ｆ１ 高周波フィルタ
【特許請求の範囲】
【請求項１】 ２層以上の導体層を有するプリント配線板において、対向する２層の導体層の一部を切り取ってできる複数の導体と、前記複数の導体のそれぞれの間を垂直に接続するスルーホールまたはヴィアホールによって構成されるスパイラルコイルインダクタを有し、かつ、前記スパイラルコイルインダクタを構成するために用いられる対向する２層の導体層間の一部または全面領域に絶縁性の磁性材が層状に配置されていることを特徴とするプリント配線板。
【請求項２】 前記スパイラルコイルインダクタの一端は搭載された電子回路の電源端子に、他の一端は電源導体層に接続され、かつ、前記電子回路の電源端子とグランド端子との間にはコンデンサが接続されている請求項１記載のプリント配線板。
【請求項３】 搭載された電子回路の出力端子と他の搭載された電子回路の入力端子との間に接続された高周波フィルタの一構成要素として前記スパイラルコイルインダクタが用いられている請求項１記載のプリント配線板。
【請求項４】 前記電子回路はＩＣまたはＬＳＩである請求項２または３記載のプリント配線板。
【請求項５】 前記スパイラルコイルインダクタを構成するために用いられる導体は、対向するグランド導体層と電源導体層の一部である請求項１記載のプリント配線板。
【請求項６】 前記スパイラルコイルインダクタを構成するための対向する２層の導体層はともに電源導体層の一部であり、前記２層の導体層の両外側に少なくとも１層ずつのグランド導体層を有する請求項１記載のプリント配線板。
【請求項７】 前記スパイラルコイルインダクタを構成するための対向する２層の導体層を貫通する信号導体層間垂直接続用スルーホールまたはヴィアホールに、グランド導体層に両端が接続されているスルーホールまたはヴィアホールが近接して配置されている請求項１，３，４，５または６記載のプリント配線板。
【請求項８】 前記導体層間に配置される絶縁性の磁性材としてＮｉ−Ｚｎ系フェライト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項９】 前記導体層間に配置される絶縁性の磁性材としてＭｎ−Ｚｎ系フェライト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項１０】 前記導体層間に配置される絶縁性の磁性材としてセンダスト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項１１】 前記導体層間に配置される絶縁性の磁性体としてＬｉ系フェライト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項１２】 前記絶縁溶剤がエポキシ系絶縁溶剤である請求項８ないし１１のいずれか一項記載のプリント配線板。
【請求項１３】 前記導体層間に配置される絶縁性の磁性体として両面に絶縁コーティングが施された金属箔が用いられている請求項１ないし７のいずれか一項記載のプリント配線板。
【請求項１４】 前記両面に絶縁コーティングが施された金属箔がアモルファス磁性箔多層帯である請求項１３記載のプリント配線板。
【請求項１】 ２層以上の導体層を有するプリント配線板において、対向する２層の導体層の一部を切り取ってできる複数の導体と、前記複数の導体のそれぞれの間を垂直に接続するスルーホールまたはヴィアホールによって構成されるスパイラルコイルインダクタを有し、かつ、前記スパイラルコイルインダクタを構成するために用いられる対向する２層の導体層間の一部または全面領域に絶縁性の磁性材が層状に配置されていることを特徴とするプリント配線板。
【請求項２】 前記スパイラルコイルインダクタの一端は搭載された電子回路の電源端子に、他の一端は電源導体層に接続され、かつ、前記電子回路の電源端子とグランド端子との間にはコンデンサが接続されている請求項１記載のプリント配線板。
【請求項３】 搭載された電子回路の出力端子と他の搭載された電子回路の入力端子との間に接続された高周波フィルタの一構成要素として前記スパイラルコイルインダクタが用いられている請求項１記載のプリント配線板。
【請求項４】 前記電子回路はＩＣまたはＬＳＩである請求項２または３記載のプリント配線板。
【請求項５】 前記スパイラルコイルインダクタを構成するために用いられる導体は、対向するグランド導体層と電源導体層の一部である請求項１記載のプリント配線板。
【請求項６】 前記スパイラルコイルインダクタを構成するための対向する２層の導体層はともに電源導体層の一部であり、前記２層の導体層の両外側に少なくとも１層ずつのグランド導体層を有する請求項１記載のプリント配線板。
【請求項７】 前記スパイラルコイルインダクタを構成するための対向する２層の導体層を貫通する信号導体層間垂直接続用スルーホールまたはヴィアホールに、グランド導体層に両端が接続されているスルーホールまたはヴィアホールが近接して配置されている請求項１，３，４，５または６記載のプリント配線板。
【請求項８】 前記導体層間に配置される絶縁性の磁性材としてＮｉ−Ｚｎ系フェライト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項９】 前記導体層間に配置される絶縁性の磁性材としてＭｎ−Ｚｎ系フェライト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項１０】 前記導体層間に配置される絶縁性の磁性材としてセンダスト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項１１】 前記導体層間に配置される絶縁性の磁性体としてＬｉ系フェライト微粒粉末と絶縁溶剤との混合物が用いられている請求項１，３，５または６記載のプリント配線板。
【請求項１２】 前記絶縁溶剤がエポキシ系絶縁溶剤である請求項８ないし１１のいずれか一項記載のプリント配線板。
【請求項１３】 前記導体層間に配置される絶縁性の磁性体として両面に絶縁コーティングが施された金属箔が用いられている請求項１ないし７のいずれか一項記載のプリント配線板。
【請求項１４】 前記両面に絶縁コーティングが施された金属箔がアモルファス磁性箔多層帯である請求項１３記載のプリント配線板。
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図５】
【図８】
【図９】
【図２０】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２１】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図６】
【図７】
【図５】
【図８】
【図９】
【図２０】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２１】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開平１１−４０９１５
【公開日】平成１１年（１９９９）２月１２日
【国際特許分類】
【出願番号】特願平９−２５３５１９
【出願日】平成９年（１９９７）９月１８日
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【公開日】平成１１年（１９９９）２月１２日
【国際特許分類】
【出願日】平成９年（１９９７）９月１８日
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
[ Back to top ]