マイクロプロセッサ

【目的】この発明は、メモリアクセスならびにプログラムステップ数をともに削減し、セマフォを実行する処理の高速化を達成し得るマイクロプロセッサを提供することを目的とする。
【構成】この発明は、条件オペランド書込み演算命令をデコードした際に条件オペランド書込み信号を出力する命令デコーダ２と、前記命令デコーダ２における命令のデコード結果にしたがってオペランドデータを演算する演算器４と、前記演算器４における演算結果の条件フラグが設定されるフラグレジスタ５と、前記フラグレジスタ５に設定された条件フラグの内容と前記デコーダ２から出力される条件オペランド書込み信号に基づいて演算結果のオペランドデータ書込みを禁止する禁止信号を出力するＡＮＤゲート６と、前記ＡＮＤゲート６から出力される禁止信号にしたがって演算結果のオペランドデータ書込みを禁止制御するオペランド書込み制御ユニット７とからなる。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、オペレーティングシステムで多用される基本操作を１つの命令で実行できるマイクロプロセッサに関する。
【０００２】
【従来の技術】図２に示すような、命令レジスタ１１に格納された機械語命令をデコーダ１２によりデコードし、オペランドフェッチユニット１３でフェッチされたオペランドデータをデコード結果にしたがって演算器１４により演算し、演算結果の条件フラグをフラグレジスタ１５に格納するとともに、演算結果をオペランドデータとしてオペランド書込み制御ユニット１７の制御の下にレジスタファイル１８又はメモリ１９に書込む従来のマイクロプロセッサでは、整数のデクリメントやインクリメントを行なう命令で、オペランドに対する演算結果が負になったりオーバーフローする場合には、条件フラグにその条件が表示されるものの、オペランドデータは、負の値やオーバーフローした値に更新されていた。
【０００３】しかしながら、オペレーティングシステムの機能の一つである計数型セマフォを実現する場合には、セマフォ獲得の基本操作として、カウンタの値を調べ、正であるならばデクリメントし、０であるならば待ちに入るという操作が必要となる。これをマイクロプロセッサのプログラムとして実現する場合には、次に示すように、メモリ上にカウンタを配して、方法１：ｃｍｐ＃０，＠ｃｏｕｎｔｂｚｗａｉｔｓｕｂ＃１，＠ｃｏｕｎｔセマフォ獲得成功時の処理ｗａｉｔ：待ちに入る時の処理のように比較命令（ｃｍｐ）と、条件分岐命令（ｂｚ）、減算命令（ｓｕｂ）を組み合わせるか、または、方法２：ｓｕｂ＃１，＠ｃｏｕｎｔｂｌｔｗａｉｔセマフォ獲得成功時の処理ｗａｉｔ：ｍｏｖ＃０，＠ｃｏｕｎｔ待ちに入る時の処理というプログラムで実現できる。
【０００４】上述した方法のうち、方法１では、＠ｃｏｕｎｔが比較命令で読み出されているにもかかわらず、直後の減算命令でもう一度読み出してから減算結果を書き込むようにしている。
【０００５】一方、方法２では、カウンタが“０”である場合には、書き込みが２回必要となる。これらの操作では、待ちに入り終るまでの間に割り込みが入り、その後セマフォのカウントが操作されると矛盾が生じる。このため、これらの操作は割り込みを禁止して行なう必要があり、できるだけ短い時間で実行することが要求され、無駄なメモリアクセスを省略する必要がある。
【０００６】そこで、従来のマイクロプロセッサでは、このメモリアクセスを省くためにレジスタを利用して、次のようなプログラムにする必要がある。
【０００７】方法３：ｍｏｖ＠ｃｏｕｎｔ，ｒ０ｂｚｗａｉｔｓｕｂ＃１，ｒ０ｍｏｖｒ０，＠ｃｏｕｎｔセマフォ獲得成功時の処理ｗａｉｔ：待ちに入る時の処理方法４：ｍｏｖ＠ｃｏｕｎｔ，ｒ０ｓｕｂ＃１，ｒ０ｂｌｔｗａｉｔｍｏｖｒ０，＠ｃｏｕｎｔセマフォ獲得成功時の処理ｗａｉｔ待ちに入る時の処理このようなプログラムにあっては、無駄なメモリアクセスをなくすことができるが、プログラムのステップ数が増加してしまう。
【０００８】以上、計数型セマフォを実現する場合のデクリメントについて説明したが、インクリメントの場合にも、同じような問題が生じる。すなわち、計数型セマフォのカウントがオーバーフローした結果、負の値や“０”を表示するようになった瞬間に割り込みが生じ、その後、同じセマフォに対するアクセスが発生すると、動作に矛盾が生じる。したがって、このような場合であっても、割り込みを禁止する必要があり、できるだけ高速に処理することが要求される。それを実現するためのプログラムを示すと、ａｄｄ＃１，＠ｃｏｕｎｔｂｖｓｏｖｅｒｆｌｏｗセマフォ返却成功時の処理ｏｖｅｒｆｌｏｗ：ｍｏｖ＃ＭＡＸ，＠ｃｏｕｎｔカウントオーバーフロー時の処理または、ｍｏｖ＠ｃｏｕｎｔ，ｒ０ａｄｄ＃１，ｒ０ｂｖｓｏｖｅｒｆｌｏｗｍｏｖｒ０，＠ｃｏｕｎｔセマフォ獲得成功時の処理ｏｖｅｒｆｌｏｗ：カウントオーバーフロー時の処理となる。
【０００９】しかしながら、このようなプログラムにあっても無駄なオペランドアクセスとプログラムステップ数が存在し、処理時間がかかっていた。
【００１０】
【発明が解決しようとする課題】以上説明したように、従来のマイクロプロセッサにあって、計数型のセマフォ獲得／返却処理を実行する場合にはメモリアクセスに時間が費やされ、処理を高速に行なうことが困難になっていた。一方、不用なメモリアクセスを削除して処理の高速化を図ろうとすると、プログラムのステップ数が増加するという不具合を招いていた。
【００１１】このように、従来のマイクロプロセッサにあっては、メモリアクセスならびにプログラムステップ数をともに削減することはできなかった。
【００１２】そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、メモリアクセスならびにプログラムステップ数をともに削減し、セマフォを実行する処理の高速化を達成し得るマイクロプロセッサを提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するために、この発明は、条件オペランド書込み演算命令をデコードした際に条件オペランド書込み信号を出力する命令デコード手段と、前記命令デコード手段における命令のデコード結果にしたがってオペランドデータを演算する演算手段と、前記演算手段における演算結果の条件フラグが設定される設定手段と、前記設定手段に設定された条件フラグの内容と前記デコード手段から出力される条件オペランド書込み信号に基づいて演算結果のオペランドデータ書込みを禁止する禁止信号を出力する信号生成手段と、前記信号生成手段から出力される禁止信号にしたがって演算結果のオペランドデータ書込みを禁止制御するオペランド書込み制御手段とからなる。
【００１４】
【作用】上記構成において、この発明は、条件オペランド書込み演算命令の実行により、オペランド演算の演算結果に応じて演算結果のオペランドデータ書込みを禁止制御するようにしている。
【００１５】
【実施例】以下、図面を用いてこの発明の実施例を説明する。
【００１６】図１はこの発明の一実施例に係るマイクロプロセッサの構成を示す図である。
【００１７】図１において、マイクロプロセッサは、図２R>２に示した従来のマイクロプロセッサに備えられたと同様の命令レジスタ１、オペランドフェッチユニット３、演算器４、フラグレジスタ５、レジスタファイル８及びメモリ９を有し、さらに、この発明の特徴的な構成要件となる命令デコーダ２、ＡＮＤ（論理積）ゲート６及びオペランド書込み制御ユニット７を備えている。
【００１８】命令デコーダ２は、命令レジスタ１に格納される機械語命令をデコードしてデコード結果をオペランドフェッチユニット３及び演算器４に与える。命令デコーダ２は、本発明のマイクロプロセッサで実行される特徴的な命令である条件オペランド演算命令をデコードすると、条件オペランド書込み信号を生成し、生成した信号をＡＮＤゲート６に与える。
【００１９】条件オペランド演算命令は、条件オペランド書込みデクリメント命令と条件オペランド書込みインクリメント命令とからなる。条件オペランド書込みデクリメント命令は、符号付き又は無し整数のオペランドに対してデクリメントの演算結果が“０”又は正の場合には、演算結果のオペランド書込み処理を実行するが、演算結果が負になる場合には、演算結果のオペランド書込みは行なわずに条件フラグだけを設定するという命令である。
【００２０】一方、条件オペランド書込みインクリメント命令は、符号付き又は無し整数のオペランドに対してインクリメントの演算結果がオーバーフローしない場合には、演算結果のオペランド書込み処理を実行するが、演算結果がオーバーフローする場合には、演算結果のオペランド書込みは行なわずに条件フラグだけを設定する命令である。
【００２１】ＡＮＤゲート６は、フラグレジスタ５の条件フラグと命令デコーダ２から与えられる条件オペランド書込み信号に基づいて、オペランドの書込みを制御する制御信号を生成し、生成した制御信号をオペランド書込み制御ユニット７に与える。ＡＮＤゲート６は、デクリメントの演算結果が負になった旨がフラグレジスタ５の条件フラグにセットされ、かつ条件オペランド書込み信号が与えられると、オペランドの書込みを禁止する禁止信号を出力する。また、ＡＮＤゲート６は、インクリメントの演算結果がオーバーフローした旨がフラグレジスタ５の条件フラグにセットされ、かつ条件オペランド書込み信号が与えられると、上述したと同様に禁止信号を出力する。一方、ＡＮＤゲート６は、上述した以外の場合には、演算結果のオペランドデータ書込みを許可する許可信号をオペランド書込み制御ユニット７に与える。
【００２２】オペランド書込み制御ユニット７は、ＡＮＤゲート６から与えられる書込み制御信号に基づいて、演算器４で得られた演算結果をオペランドデータとしてレジスタファイル８又はメモリ９に書込むか否かを制御する。
【００２３】このような構成において、条件オペランド書込みデクリメント命令が命令デコーダ２によってデコードされると、条件オペランド書込み信号がデコーダ２からＡＮＤゲート６に与えられる。
【００２４】一方、デコード結果に応じてオペランドデータがオペランドフェッチユニット３でフェッチされて演算器４に与えられ、デクリメント演算が行なわれる。この演算結果が負となり、フラグレジスタ５の条件フラグにこの旨が示されると、オペランドデータの書込みを禁止する禁止信号がＡＮＤゲート６からオペランド書込み制御ユニット７に与えられる。これにより、演算結果のレジスタファイル８又はメモリ９へのオペランドデータ書込みはオペランド書込み制御ユニット７により禁止される。
【００２５】条件オペランドインクリメント命令にあっても、上述したと同様に作用し、演算結果がオーバーフローした場合にオペランドデータの書込みが禁止される。
【００２６】これに対して、通常のデクリメント命令又はインクリメント命令がデコードされた場合には、条件オペランド書込み信号はデコーダ２からＡＮＤゲート６に出力されず、演算結果のオペランドデータ書込みは条件フラグによらず実行されることになる。
【００２７】このように、図１に示す構成において条件オペランド書込み演算命令を実行することで、セマフォ獲得処理におけるデクリメント命令は、条件オペランド書込みデクリメント命令をニモニック表示で「ｃｄｅｃ」とすると、次に示すようなプログラムとなる。
【００２８】ｃｄｅｃ＠ｃｏｕｎｔｂｌｔｗａｉｔセマフォ獲得成功時の処理ｗａｉｔ待ちに入る時の処理また、セマフォ返却処理におけるインクリメント命令は、条件オペランド書込みインクリメント命令をニモニック表示で「ｃｉｎｃ」とすると、次に示すようなプログラムとなる。
【００２９】ｃｉｎｃ＠ｃｏｕｎｔｂｖｓｏｖｅｒｆｌｏｗセマフォ返却成功時の処理ｏｖｅｒｆｌｏｗ：カウントオーバーフロー時の処理したがって、図１に示す構成のマイクロプロセッサにあっては、上述したプロクラムが実行可能となるため、セマフォ獲得／返却処理において、従来ではメモリアクセスが３回必要になっていたが、上記実施例では２回で済むことになる。また、処理に必要な命令フェッチの回数も１／３程度に減少させることができる。これにより、プログラムのステップ数ならびにメモリアクセスの削減を図ることができる。
【００３０】なお、この発明は、上記実施例に限ることはなく、上記実施例ではセマフォ処理について説明したが、一般にカウンタを利用するプログラムにおいても有効となる。また、被演算値のオペランドデータは符号の有無にかかわらず、条件オペランド書込み演算命令で取り扱えることは勿論である。
【００３１】
【発明の効果】以上説明したように、この発明によれば、条件オペランド書込み演算命令の実行により、オペランド演算の演算結果が負又はオーバーフローした場合には、演算結果のオペランドデータ書込みを禁止するようにしたので、セマフォ獲得／返却処理を実行するためのメモリアクセス及びプログラムステップ数をともに削減することが可能となり、これにより、セマフォ獲得／返却処理の高速化を達成することができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係るマイクロプロセッサの構成を示す図である。
【図２】従来のマイクロプロセッサの構成を示す図である。
【符号の説明】
１命令レジスタ
２命令デコーダ
３オペランドフェッチユニット
４演算器
５フラグレジスタ
６ＡＮＤゲート
７オペランド書込み制御ユニット
８レジスタファイル
９メモリ

【特許請求の範囲】
【請求項１】条件オペランド書込み演算命令をデコードした際に条件オペランド書込み信号を出力する命令デコード手段と、前記命令デコード手段における命令のデコード結果にしたがってオペランドデータを演算する演算手段と、前記演算手段における演算結果の条件フラグが設定される設定手段と、前記設定手段に設定された条件フラグの内容と前記デコード手段から出力される条件オペランド書込み信号に基づいて演算結果のオペランドデータ書込みを禁止する禁止信号を出力する信号生成手段と、前記信号生成手段から出力される禁止信号にしたがって演算結果のオペランドデータ書込みを禁止制御するオペランド書込み制御手段とを有することを特徴とするマイクロプロセッサ。

【図１】