リミッタ回路
【課題】PINダイオードを用いた表面実装型のリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供すること。
【解決手段】それぞれが、PINダイオード(1−1、1−2)と、該PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す整合用マイクロ波回路(4−1、4−2)からなる、第1直列回路と第2直列回路を、主マイクロストリップ線路(4)と接地導体間に、λ/4間隔で接続する。
【解決手段】それぞれが、PINダイオード(1−1、1−2)と、該PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す整合用マイクロ波回路(4−1、4−2)からなる、第1直列回路と第2直列回路を、主マイクロストリップ線路(4)と接地導体間に、λ/4間隔で接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マイクロ波帯で使用するピン(PIN)ダイオードを用いたリミッタ回路に関する。
【背景技術】
【0002】
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばレーダ装置においてレーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接にレーダ受信機に印加されないように、レーダ受信機を保護する回路である。この種のリミッタ回路のリミッタ素子として、PINダイオードやショットキーバリアダイオードなどが用いられる。
【0003】
従来のリミッタ回路の一例の回路図を図8に示し、その実装例を図9に示す(非特許文献1参照)。この従来例のリミッタ回路において、4はマイクロストリップ線路中心導体(以下、本明細書において、マイクロストリップ線路、という)であり、誘電体基板5の表面に配置されている。誘電体基板5の裏面には、接地導体(図示されていない)が全面に設けられている。
【0004】
マイクロストリップ線路4の信号線入力端7と反対側の信号線出力端8との間に、使用周波数帯域の中心周波数(例、3GHz)のλ/4(λは波長を表す)の間隔を隔てて、2つのPINダイオード1−1,1−2が設けられる。λ/4の間隔は、従来のリミッタ回路において反射特性を改善するのに好適な距離である。これらPINダイオード1−1,1−2は、それぞれPINダイオードチップを内蔵してパッケージングされている構造のPINダイオードパッケージである。
【0005】
これらPINダイオード1−1,1−2のアノード電極はマイクロストリップ線路4に接続され、そのカソードはビア(VIA)ホール2−1,2−2を介して接地導体に接続されている。また、直流(DC)リターン線路3が、マイクロストリップ線路4と接地導体との間に、VIAホール2−3を介して接続されている。なお、VIAホール2−1〜2−3は、接続部分とホール部分を含む。
【0006】
このようにして、この種のリミッタ回路は、回路パターンとVIAホールを形成した誘電体基板にPINダイオードを自動実装可能な表面実装型リミッタ回路である。
【0007】
この従来のリミッタ回路において、リミットがかからない低レベル(即ち、小信号)の高周波信号が入力端7に入力されると、2つのPINダイオード1−1,1−2はいずれも非導通(即ち、オフ)状態にあり、また、DCリターン線路3は高周波信号に対しては高インピーダンスを有する。したがって、入力された高周波信号はほとんど減衰されることなくマイクロストリップ線路4を伝搬して、出力端8に現れる。
【0008】
一方、リミットがかかる高レベル(即ち、大信号)の高周波信号が入力端7に入力された場合には、PINダイオード1−1,1−2にはDCリターン線路3を介して整流電流が流れ、これらPINダイオード1−1,1−2はどちらも導通状態になる。このため、入力された高周波信号はほとんど反射されて、出力端8には僅かなレベルの高周波信号しか出力されないことが期待される。
【0009】
このようにして、従来のリミッタ回路は、出力端8の後段に接続されたレーダ受信機等へ過大なレベルの高周波信号が入力されることを阻止するようにしている。
【非特許文献1】Ohio Microwave Ltd、“Pin Diode Limiter s 0.5 TO 18 GHz”、[online]、[平成18年4月20日検索]、 インターネット〈URL:http://www.ohiomicrowave.c om/herotek/herotek7.html〉
【発明の開示】
【発明が解決しようとする課題】
【0010】
図8,図9に示すPINダイオードを用いる従来のリミッタ回路では、PINダイオード自体のインダクタンスの他に、PINダイオード1−1,1−2をマイクロストリップ線路4と接地導体との間に接続するためのVIAホール2−1,2−2を含む接続部のインダクタンスを、PINダイオードに直列に含んでしまう。
【0011】
したがって、接続部を含むPINダイオード回路の等価回路は、小信号入力時のオフ状態時には、図10に示されるように、インダクタンスLとキャパシタンスCとの直列回路になり、また、大信号入力時のオン状態時には、図11に示されるように、インダクタンスLと抵抗Rとの直列回路になる。なお、キャパシタンスCは、PINダイオードオフ時のキャパシタンスであり、抵抗Rは、PINダイオードオン時の抵抗である。
【0012】
このような等価回路で表される従来のリミッタ回路におけるリミッタ特性(反射特性S11及び伝送特性S21)を図12及び図13に示している。図12は、低レベル(小信号)入力時の反射特性S11と伝送特性S21を示し、図13は、高レベル(大信号)入力時の反射特性S11と伝送特性S21を示している。低レベル入力時には、図12のように、中心周波数の3GHz帯で反射特性S11は良好であり、また伝送特性S21は大きく伝送損失は小さい。しかし、図13のように、高レベル入力時の伝送特性S21は中心周波数の3GHzで約−16dBに留まり、リミッタ回路としての信号の抑圧比を十分に得ることはできていない。
【0013】
このように、従来のリミッタ回路では、PINダイオード回路が図10、図11のような等価回路で表されるため、高レベルの高周波信号が入力された場合に、インダクタンスLにより、PINダイオード回路のインピーダンスが十分小さな値とならず、特に周波数が高くなるほど信号の抑圧比が低下する問題があった。
【0014】
本発明は、上記の事情を考慮してなされたものであって、マイクロ波帯で使用するPINダイオードを用いた表面実装型リミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供することを目的とする。
【課題を解決するための手段】
【0015】
請求項1に記載のリミッタ回路は、マイクロ波帯で使用するPINダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
前記主のマイクロストリップ線路の第1接続点と接地導体との間に接続部を介して直列に接続された、第1PINダイオードと、該第1PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す第1整合用マイクロ波回路と、
前記第1接続点から使用周波数の電気長λ/4(但し、λは波長)だけ離れた前記主のマイクロストリップ線路の第2接続点と接地導体との間に接続部を介して直列に接続された、第2PINダイオードと、該第2PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すための第2整合用マイクロ波回路と、を備えることを特徴とする。
【0016】
請求項2に記載のリミッタ回路は、請求項1に記載のリミッタ回路において、前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1副マイクロストリップ線路を有し、
第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第2副マイクロストリップ線路を有することを特徴とする。
【0017】
請求項3に記載のリミッタ回路は、請求項1に記載のリミッタ回路において、前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第3副マイクロストリップ線路と、該第3副マイクロストリップ線路の端部と接地導体との間に接続された第1チップキャパシタとを有し、
前記第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第4副マイクロストリップ線路と、該第4副マイクロストリップ線路の端部と接地導体との間に接続された第2チップキャパシタとを有することを特徴とする。
【発明の効果】
【0018】
本発明のリミッタ回路によれば、マイクロ波帯回路で使用するPINダイオードを用いた表面実装型のリミッタ回路において、PINダイオードやその接続部に寄生するインダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、PINダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
【0019】
また、第1、第2整合用マイクロ波回路を、第1、第2接続点から第1、第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1、第2副マイクロストリップ線路を有して構成しているから、リミッタ回路を簡単な構成で実現できる。
【0020】
また、第1、第2整合用マイクロ波回路を、主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第3、第4副マイクロストリップ線路と、この第3、第4副マイクロストリップ線路の端部と接地導体との間に接続された第1、第2チップキャパシタとを有して構成しているから、リミッタ回路をより小型化した構成で実現できる。
【発明を実施するための最良の形態】
【0021】
以下、本発明のリミッタ回路の各実施例について、図を参照して説明する。本発明のマイクロ波帯で使用するPINダイオードを用いた表面実装型のリミッタ回路は、信号入力端と信号出力端との間に配置された主のマイクロストリップ線路の第1接続点と接地導体との間に、第1PINダイオードと第1整合用マイクロ波回路とを直列に接続する。この第1整合用マイクロ波回路は、第1PINダイオード及びその直列接続に伴う接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す。また、その第1接続点から使用周波数の電気長λ/4(但し、λは波長)だけ離れた主のマイクロストリップ線路の第2接続点と接地導体との間に、第2PINダイオードと第2整合用マイクロ波回路とを直列に接続する。この第2整合用マイクロ波回路は、第2PINダイオード及びその直列接続に伴う接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す。
【0022】
本発明の第1実施例は、その第1、第2整合用マイクロ波回路として、第1、第2接続点から第1、第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1、第2副マイクロストリップ線路を有して、構成されている。
【0023】
本発明の第1の実施例の表面実装型リミッタ回路について、図1〜図5を参照して説明する。図1は、第1実施例の表面実装型リミッタ回路の一例の回路図を示しており、図2は、その実装例を示している。
【0024】
図1,図2において、主マイクロストリップ線路4は、信号入力端(または、信号線入力端、と言っても良い)7と信号出力端(または、信号線出力端、と言っても良い)8との間にあり、誘電体基板5の表面に配置されている。誘電体基板5の裏面には、接地導体(図示されていない)が全面に設けられている。
【0025】
主マイクロストリップ線路4の一方側の信号線入力端7と反対側の信号線出力端8との間の第1接続点と接地導体との間に、第1PINダイオード1−1と第1整合用マイクロ波回路としての第1副マイクロストリップ線路4−1が直列に接続される。この例では、第1接続点に第1副マイクロストリップ線路4−1の一端が接続され、その第1副マイクロストリップ線路4−1の他端に第1PINダイオード1−1のアノードが接続され、そのカソードがVIAホール2−1を介して接地導体に接続されている。
【0026】
この第1副マイクロストリップ線路4−1は、第1PINダイオード1−1及びVIAホール2−1等の接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すものであり、第1接続点から第1PINダイオード1−1を見たインダクタンスを使用周波数(例えば、3GHz)において実質的に零にするλ/2(λは、波長)より僅かに短い長さを有している。
【0027】
主マイクロストリップ線路4の一方側の信号線入力端7と反対側の信号線出力端8との間であって、前述の第1接続点と使用周波数の電気長で実質的にλ/4だけ離れた第2接続点と接地導体との間に、第2PINダイオード1−2と第2整合用マイクロ波回路としての第2副マイクロストリップ線路4−2が直列に接続される。この例では、同様に、第2接続点に第2副マイクロストリップ線路4−2の一端が接続され、その第2副マイクロストリップ線路4−2の他端に第2PINダイオード1−2のアノードが接続され、そのカソードがVIAホール2−2を介して接地導体に接続されている。
【0028】
この第2副マイクロストリップ線路4−2は、第2PINダイオード1−2及びVIAホール2−2等の接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すものであり、第2接続点から第2PINダイオード1−2を見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さを有している。また、この第1、第2副マイクロストリップ線路4−1、4−2の幅は、主マイクロストリップ線路4の幅と同じでよい。
【0029】
また、直流(DC)リターン線路3が、主マイクロストリップ線路4と接地導体との間に、VIAホール2−3を介して接続されている。
【0030】
さて、本発明のリミッタ回路において、リミットがかからない低レベル(即ち、小信号)の高周波信号が信号入力端7に入力されると、第1,第2のPINダイオード1−1,1−2はいずれも非導通(即ち、オフ)状態にある。このオフ状態における第1,第2のPINダイオード回路(PINダイオード1−1,1−2とその接続部を含む)の等価回路は、前述の図10のように、寄生インダクタンスLとキャパシタンスCの直列回路で表現される。
【0031】
第1PINダイオード1−1と第1副マイクロストリップ線路4−1との直列回路が接続される第1接続点と、第2PINダイオード1−2と第2副マイクロストリップ線路4−2との直列回路が接続される第2接続点とは、使用周波数の電気長で実質的にλ/4だけ離れている。このオフ状態において、第1接続点での反射信号と第2接続点での反射信号とが相殺されるから、信号線入力端7における合成した反射信号は低いレベルとなる。
【0032】
したがって、低レベル(小信号)入力時の反射特性S11は良好(この場合は、反射係数がきわめて小さい)で、伝送特性S21も良好(この場合は、伝送損失がほとんど無い)になる。図3は、本発明の第1実施例における、小信号入力時の反射特性S11及び伝送特性S21を示す図である。図3を参照すると、中心周波数の3GHzにおいて、反射特性S11は30dB以下に小さくなっており、また、伝送特性S21も劣化がほとんど見られない。
【0033】
次に、リミットがかかる高レベル(即ち、大信号)の高周波信号が信号入力端7に入力された場合には、PINダイオード1−1,1−2にはDCリターン線路3を介して整流電流が流れ、これらPINダイオード1−1,1−2はどちらも導通(即ち、オン)状態になる。このオン状態における第1,第2のPINダイオード回路(PINダイオード1−1,1−2とその接続部を含む)の等価回路は、前述の図11のように、寄生インダクタンスLとオン抵抗Rの直列回路で表現される。
【0034】
この第1,第2のPINダイオード1−1,1−2は、PINダイオードチップを内蔵してパッケージングされている構造のパッケージ型のものでは例えば、オン時の抵抗値は3Ω程度の低抵抗であるが、PINダイオード回路のインダクタンスはPINパッケージ内のボンディングワイヤーやVIAホールなどの接続部の寄生インダクタンスを含んで0.8nH程度のインダクタンスを持つ。以下、具体的数値は例示である。
【0035】
このため、マイクロ波帯におけるPINダイオード1−1,1−2を含むPINダイオード回路のオン状態のインピーダンスZonは、R+j2πfL=3+j2πf・0.8(Ω)となる。例えば、使用周波数fが3GHzでは3+j15.1(Ω)となる。このようにオン状態のインピーダンスZonは、かなり大きくなるから、従来のリミッタ回路ではオン状態で大きな信号抑圧度を得ることはできなかった。
【0036】
本発明の第1実施例では、第1,第2のPINダイオード1−1,1−2にそれぞれ直列に、PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの副マイクロストリップ線路4−1,4−2を設けて、PINダイオード回路と副マイクロストリップ線路との直列回路のインピーダンスを低減している。
【0037】
これを前述の例で具体的に見ると、PINダイオードと直列にλ/2のマイクロストリップ線路(主のマイクロストリップ線路と同じく、特性インピーダンス50Ω)を挿入した場合に、インピーダンスは線路長の2倍の位相回転が生じるから、中心周波数ではやはり3+j15.1(Ω)の同じインピーダンスとなる。これを反射係数で表すと、振幅0.896、位相146.3度となる。
【0038】
そこで、PINダイオードと直列に挿入するマイクロストリップ線路の長さをλ/2よりも僅かに短くし、例えば0.453λ(電気長163.2度)の長さにすると、主のマイクロストリップ線路4との接続点から見込んだインピーダンスは326.4度時計回りに回転し、振幅は0.896のままで位相が−180度となる。即ち、PINダイオード回路のインダクタンス成分をキャンセルできる。このときの反射係数は振幅が0.896で位相が180度であり、これをインピーダンスに変換すると2.75+j0(Ω)となる。
【0039】
このように、第1PINダイオード回路と第1副マイクロストリップ線路4−1との直列回路及び、第2PINダイオード回路と第2副マイクロストリップ線路4−2との直列回路のインピーダンスは、使用周波数において十分小さいインピーダンスとなるため、リークが減少し、高レベル(大信号)入力時の信号抑圧度が大きくとれる。
【0040】
図4は、本発明の第1実施例における、大信号入力時の反射特性S11及び伝送特性S21を示す図である。図4を参照すると、中心周波数の3GHzにおいて、反射特性S11は十分に大きな値であり、また、伝送特性S21は約−40dB以上であり、従来の図13の伝送特性S21の約−16dBに比して、十分に小さな値に低減されている。
【0041】
図5は、中心周波数3GHzにおけるリミッタ回路の入出力特性を示す図である。図5において、Aが本発明の実施例におけるリミッタ特性であり、Bが従来例のリミッタ特性であり、Cが理想のリミッタ特性である。なお、リミッタ回路を設けないときの特性を、参考として特性Dで示している。これらのリミッタ特性A,Bは過度的な状態を無視して、模式的に表したものである。
【0042】
小信号入力に対しては、第1,第2PINダイオード1−1,1−2はオフ状態にあり、並列インピーダンスが大きいため主マイクロストリップ線路4にほとんど影響を与えない。即ち、多少の伝送損失は生じるが、図中+8dBm以下の範囲では入力信号とほぼ同じレベルの出力信号が得られる。
【0043】
入力信号レベル+8dBmを超えて大きくなるにつれて第1、第2PINダイオード1−1,1−2は次第に低抵抗に変化し、やがて完全にオン状態になる。
【0044】
従来の図8,図9のリミッタ回路では伝送特性S21は−16dB程度となる。したがって、従来のリミッタ特性Bは、リミッタ回路を設けないときの特性Dから約−16dB減じた特性となる。なお、従来のリミッタ特性Bで、入力信号レベルが約+8dBmから約+25dBmの範囲では、模式的には理想のリミッタ特性Cと同様となる。
【0045】
一方、本発明の第1実施例の図1,図2のリミッタ特性Aは、リミッタ回路を設けないときの特性Dから−40dB以上減じた特性(図5では−40dBで表現している)となる。なお、本発明のリミッタ特性Aで、入力信号レベルが約+8dBmから約+48dBmの範囲では、模式的には理想のリミッタ特性Cと同様となる。
【0046】
このように、本発明の図1,図2のリミッタ特性Aは、入力信号レベルの大きな範囲(約+48dBm以上)において、−40dBの伝送特性の改善がなされているし、また、理想のリミッタ特性Cと同様のリミッタ特性を得られる範囲も拡大されている(約+8dBmから約+48dBmの範囲)。
【0047】
なお、第1PINダイオード1−1と第1副マイクロストリップ線路4−1との直列回路及び第2PINダイオード1−2と第2副マイクロストリップ線路4−2との直列回路において、第1PINダイオード1−1と第2PINダイオード1−2を主マイクロストリップ線路4側にし、第1副マイクロストリップ線路4−1と第2副マイクロストリップ線路4−2を接地導体側に配置することとしても良い。
【0048】
本発明の第2の実施例の表面実装型リミッタ回路について、図6,図7を参照して説明する。図6は、第2実施例の表面実装型リミッタ回路の一例の回路図を示しており、図7は、その実装例を示している。
【0049】
図1,図2の実施例において用いられる、第1,第2副マイクロストリップ線路4−1,4−2は、λ/2より僅かに短いものであり、リミッタ回路の他の構成要素に比して大きな構成部品となっている。一般に線路は、並列キャパシタと短い高インピーダンス線路に置き換えられる。本発明の第2の実施例は、第1実施例における第1,第2副マイクロストリップ線路4−1,4−2に代えて、並列キャパシタと短い高インピーダンス線路を用いて、リミッタ回路を小型化するものである。この場合においても、PINダイオード回路のインダクタンスを、線路の位相回転によりキャンセルするという、基本的な考え方は、第1実施例と同様である。
【0050】
本発明の第2実施例は、第1整合用マイクロ波回路として、図1,図2の第1副マイクロストリップ線路4−1に代えて、第1接続点から第1PINダイオード1−1を見たインダクタンスを使用周波数において実質的に零にする、主のマイクロストリップ線路4より細い幅且つλ/2より短い長さの第3副マイクロストリップ線路4−3と、この第3副マイクロストリップ線路4−3の両端部と接地導体(接続部2−4,2−6)との間に接続されたチップキャパシタ6−1,6−3とを有し、また、第2整合用マイクロ波回路は、図1,図2の第2副マイクロストリップ線路4−2に代えて、第1接続点から使用周波数の電気長λ/4だけ離れた主マイクロストリップ線路の第2接続点から第2PINダイオード1−2を見たインダクタンスを使用周波数において実質的に零にする、主のマイクロストリップ線路4より細い幅且つλ/2より短い長さの第4副マイクロストリップ線路4−4と、この第4副マイクロストリップ線路4−4の両端部と接地導体(接続部2−5,2−7)との間に接続されたチップキャパシタ6−2,6−4とを有して、構成されている。
【0051】
図6,図7において、第1整合用マイクロ波回路として、第3副マイクロストリップ線路4−3と、この第3副マイクロストリップ線路4−3の端部と接地導体との間に接続されたチップキャパシタ6−1,6−3とを用いること、及び第2整合用マイクロ波回路として、第4副マイクロストリップ線路4−4と、この第4副マイクロストリップ線路4−4の端部と接地導体との間に接続されたチップキャパシタ6−2,6−4とを用いること以外は、図1,図2と同様であり、同様の作用を行い、同様の効果を得ることができる。
【0052】
特性インピーダンスZ0で電気長θ0の第1,第2副マイクロストリップ線路4−1、4−2を、それよりより細い幅(特性インピーダンスZ1)且つそれより短い長さ(電気長θ1)の第3、第4副マイクロストリップ線路4−3、4−4と、この第3、第4副マイクロストリップ線路4−3の端部と接地導体との間に接続されたチップキャパシタ6−1〜6−4(キャパシタンスC1)に置換して、線路長を等価的に短縮することができる。この短縮した線路を、半集中定数線路と呼ぶことができる。
【0053】
その短縮の一般式は、sinθ1=sinθ0・Z0/Z1、及び
ωC=(cosθ1−cosθ0)/(Z0・sinθ0)、で表される。
【0054】
例えば、特性インピーダンス50Ωの線路を、特性インピーダンス100Ωの線路に置き換える場合について考える。使用周波数3GHzにおいて、電気長が約145度の特性インピーダンス50Ωの線路は、短縮の一般式にしたがって、電気長が約17度の特性インピーダンス100Ωの線路とその両端の約3.2pFのキャパシタに置き換えることができる。
【0055】
このように第2の実施例では、第1実施例と同様な効果を得ることができる他、第1、第2整合用マイクロ波回路を、主のマイクロストリップ線路4より細い幅且つλ/2より短い長さの第3、第4副マイクロストリップ線路4−3,4−4と、この第3、第4副マイクロストリップ線路4−3,4−4−の各端部と接地導体との間に接続された第1、第2チップキャパシタ6−1〜6−4とを有して構成しているから、リミッタ回路をより小型化した構成で実現できる。
【0056】
なお、図1,図2では、第3、第4副マイクロストリップ線路4−3,4−4の端部と接地導体間に接続するチップキャパシタは、マイクロストリップ線路4−3,4−4の両端部と接地導体間に接続することとしているが、第1,第2接続点間の主のマイクロストリップ線路の長さや幅を長く及び或いは太く調整することにより、主のマイクロストリップ線路側のキャパシタ6−3,6−4を省略することも可能である。
【図面の簡単な説明】
【0057】
【図1】本発明の第1実施例に係るリミッタ回路の一例の回路を示す図
【図2】本発明の第1実施例に係るリミッタ回路の実装例を示す図
【図3】本発明のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図4】本発明のリミッタ回路における大信号入力時のリミッタ特性を示す図
【図5】中心周波数におけるリミッタ回路の入出力特性を示す図
【図6】本発明の第2実施例に係るリミッタ回路の一例の回路を示す図
【図7】本発明の第2実施例に係るリミッタ回路の実装例を示す図
【図8】従来のリミッタ回路を示す図
【図9】従来のリミッタ回路の実装例を示す図
【図10】オフ状態時のPINダイオード回路の等価回路を示す図
【図11】オン状態時のPINダイオード回路の等価回路を示す図
【図12】従来のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図13】従来のリミッタ回路における大信号入力時のリミッタ特性を示す図
【符号の説明】
【0058】
1−1,1−2 PINダイオード
2−1〜2−5 VIAホール
3 DCリターン線路
4 主マイクロストリップ線路
4−1〜4−4 副マイクロストリップ線路
5 誘電体基板
6−1〜6−4 キャパシタ
7 信号入力端
8 信号出力端
【技術分野】
【0001】
本発明は、マイクロ波帯で使用するピン(PIN)ダイオードを用いたリミッタ回路に関する。
【背景技術】
【0002】
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばレーダ装置においてレーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接にレーダ受信機に印加されないように、レーダ受信機を保護する回路である。この種のリミッタ回路のリミッタ素子として、PINダイオードやショットキーバリアダイオードなどが用いられる。
【0003】
従来のリミッタ回路の一例の回路図を図8に示し、その実装例を図9に示す(非特許文献1参照)。この従来例のリミッタ回路において、4はマイクロストリップ線路中心導体(以下、本明細書において、マイクロストリップ線路、という)であり、誘電体基板5の表面に配置されている。誘電体基板5の裏面には、接地導体(図示されていない)が全面に設けられている。
【0004】
マイクロストリップ線路4の信号線入力端7と反対側の信号線出力端8との間に、使用周波数帯域の中心周波数(例、3GHz)のλ/4(λは波長を表す)の間隔を隔てて、2つのPINダイオード1−1,1−2が設けられる。λ/4の間隔は、従来のリミッタ回路において反射特性を改善するのに好適な距離である。これらPINダイオード1−1,1−2は、それぞれPINダイオードチップを内蔵してパッケージングされている構造のPINダイオードパッケージである。
【0005】
これらPINダイオード1−1,1−2のアノード電極はマイクロストリップ線路4に接続され、そのカソードはビア(VIA)ホール2−1,2−2を介して接地導体に接続されている。また、直流(DC)リターン線路3が、マイクロストリップ線路4と接地導体との間に、VIAホール2−3を介して接続されている。なお、VIAホール2−1〜2−3は、接続部分とホール部分を含む。
【0006】
このようにして、この種のリミッタ回路は、回路パターンとVIAホールを形成した誘電体基板にPINダイオードを自動実装可能な表面実装型リミッタ回路である。
【0007】
この従来のリミッタ回路において、リミットがかからない低レベル(即ち、小信号)の高周波信号が入力端7に入力されると、2つのPINダイオード1−1,1−2はいずれも非導通(即ち、オフ)状態にあり、また、DCリターン線路3は高周波信号に対しては高インピーダンスを有する。したがって、入力された高周波信号はほとんど減衰されることなくマイクロストリップ線路4を伝搬して、出力端8に現れる。
【0008】
一方、リミットがかかる高レベル(即ち、大信号)の高周波信号が入力端7に入力された場合には、PINダイオード1−1,1−2にはDCリターン線路3を介して整流電流が流れ、これらPINダイオード1−1,1−2はどちらも導通状態になる。このため、入力された高周波信号はほとんど反射されて、出力端8には僅かなレベルの高周波信号しか出力されないことが期待される。
【0009】
このようにして、従来のリミッタ回路は、出力端8の後段に接続されたレーダ受信機等へ過大なレベルの高周波信号が入力されることを阻止するようにしている。
【非特許文献1】Ohio Microwave Ltd、“Pin Diode Limiter s 0.5 TO 18 GHz”、[online]、[平成18年4月20日検索]、 インターネット〈URL:http://www.ohiomicrowave.c om/herotek/herotek7.html〉
【発明の開示】
【発明が解決しようとする課題】
【0010】
図8,図9に示すPINダイオードを用いる従来のリミッタ回路では、PINダイオード自体のインダクタンスの他に、PINダイオード1−1,1−2をマイクロストリップ線路4と接地導体との間に接続するためのVIAホール2−1,2−2を含む接続部のインダクタンスを、PINダイオードに直列に含んでしまう。
【0011】
したがって、接続部を含むPINダイオード回路の等価回路は、小信号入力時のオフ状態時には、図10に示されるように、インダクタンスLとキャパシタンスCとの直列回路になり、また、大信号入力時のオン状態時には、図11に示されるように、インダクタンスLと抵抗Rとの直列回路になる。なお、キャパシタンスCは、PINダイオードオフ時のキャパシタンスであり、抵抗Rは、PINダイオードオン時の抵抗である。
【0012】
このような等価回路で表される従来のリミッタ回路におけるリミッタ特性(反射特性S11及び伝送特性S21)を図12及び図13に示している。図12は、低レベル(小信号)入力時の反射特性S11と伝送特性S21を示し、図13は、高レベル(大信号)入力時の反射特性S11と伝送特性S21を示している。低レベル入力時には、図12のように、中心周波数の3GHz帯で反射特性S11は良好であり、また伝送特性S21は大きく伝送損失は小さい。しかし、図13のように、高レベル入力時の伝送特性S21は中心周波数の3GHzで約−16dBに留まり、リミッタ回路としての信号の抑圧比を十分に得ることはできていない。
【0013】
このように、従来のリミッタ回路では、PINダイオード回路が図10、図11のような等価回路で表されるため、高レベルの高周波信号が入力された場合に、インダクタンスLにより、PINダイオード回路のインピーダンスが十分小さな値とならず、特に周波数が高くなるほど信号の抑圧比が低下する問題があった。
【0014】
本発明は、上記の事情を考慮してなされたものであって、マイクロ波帯で使用するPINダイオードを用いた表面実装型リミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供することを目的とする。
【課題を解決するための手段】
【0015】
請求項1に記載のリミッタ回路は、マイクロ波帯で使用するPINダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
前記主のマイクロストリップ線路の第1接続点と接地導体との間に接続部を介して直列に接続された、第1PINダイオードと、該第1PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す第1整合用マイクロ波回路と、
前記第1接続点から使用周波数の電気長λ/4(但し、λは波長)だけ離れた前記主のマイクロストリップ線路の第2接続点と接地導体との間に接続部を介して直列に接続された、第2PINダイオードと、該第2PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すための第2整合用マイクロ波回路と、を備えることを特徴とする。
【0016】
請求項2に記載のリミッタ回路は、請求項1に記載のリミッタ回路において、前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1副マイクロストリップ線路を有し、
第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第2副マイクロストリップ線路を有することを特徴とする。
【0017】
請求項3に記載のリミッタ回路は、請求項1に記載のリミッタ回路において、前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第3副マイクロストリップ線路と、該第3副マイクロストリップ線路の端部と接地導体との間に接続された第1チップキャパシタとを有し、
前記第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第4副マイクロストリップ線路と、該第4副マイクロストリップ線路の端部と接地導体との間に接続された第2チップキャパシタとを有することを特徴とする。
【発明の効果】
【0018】
本発明のリミッタ回路によれば、マイクロ波帯回路で使用するPINダイオードを用いた表面実装型のリミッタ回路において、PINダイオードやその接続部に寄生するインダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、PINダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
【0019】
また、第1、第2整合用マイクロ波回路を、第1、第2接続点から第1、第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1、第2副マイクロストリップ線路を有して構成しているから、リミッタ回路を簡単な構成で実現できる。
【0020】
また、第1、第2整合用マイクロ波回路を、主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第3、第4副マイクロストリップ線路と、この第3、第4副マイクロストリップ線路の端部と接地導体との間に接続された第1、第2チップキャパシタとを有して構成しているから、リミッタ回路をより小型化した構成で実現できる。
【発明を実施するための最良の形態】
【0021】
以下、本発明のリミッタ回路の各実施例について、図を参照して説明する。本発明のマイクロ波帯で使用するPINダイオードを用いた表面実装型のリミッタ回路は、信号入力端と信号出力端との間に配置された主のマイクロストリップ線路の第1接続点と接地導体との間に、第1PINダイオードと第1整合用マイクロ波回路とを直列に接続する。この第1整合用マイクロ波回路は、第1PINダイオード及びその直列接続に伴う接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す。また、その第1接続点から使用周波数の電気長λ/4(但し、λは波長)だけ離れた主のマイクロストリップ線路の第2接続点と接地導体との間に、第2PINダイオードと第2整合用マイクロ波回路とを直列に接続する。この第2整合用マイクロ波回路は、第2PINダイオード及びその直列接続に伴う接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す。
【0022】
本発明の第1実施例は、その第1、第2整合用マイクロ波回路として、第1、第2接続点から第1、第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1、第2副マイクロストリップ線路を有して、構成されている。
【0023】
本発明の第1の実施例の表面実装型リミッタ回路について、図1〜図5を参照して説明する。図1は、第1実施例の表面実装型リミッタ回路の一例の回路図を示しており、図2は、その実装例を示している。
【0024】
図1,図2において、主マイクロストリップ線路4は、信号入力端(または、信号線入力端、と言っても良い)7と信号出力端(または、信号線出力端、と言っても良い)8との間にあり、誘電体基板5の表面に配置されている。誘電体基板5の裏面には、接地導体(図示されていない)が全面に設けられている。
【0025】
主マイクロストリップ線路4の一方側の信号線入力端7と反対側の信号線出力端8との間の第1接続点と接地導体との間に、第1PINダイオード1−1と第1整合用マイクロ波回路としての第1副マイクロストリップ線路4−1が直列に接続される。この例では、第1接続点に第1副マイクロストリップ線路4−1の一端が接続され、その第1副マイクロストリップ線路4−1の他端に第1PINダイオード1−1のアノードが接続され、そのカソードがVIAホール2−1を介して接地導体に接続されている。
【0026】
この第1副マイクロストリップ線路4−1は、第1PINダイオード1−1及びVIAホール2−1等の接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すものであり、第1接続点から第1PINダイオード1−1を見たインダクタンスを使用周波数(例えば、3GHz)において実質的に零にするλ/2(λは、波長)より僅かに短い長さを有している。
【0027】
主マイクロストリップ線路4の一方側の信号線入力端7と反対側の信号線出力端8との間であって、前述の第1接続点と使用周波数の電気長で実質的にλ/4だけ離れた第2接続点と接地導体との間に、第2PINダイオード1−2と第2整合用マイクロ波回路としての第2副マイクロストリップ線路4−2が直列に接続される。この例では、同様に、第2接続点に第2副マイクロストリップ線路4−2の一端が接続され、その第2副マイクロストリップ線路4−2の他端に第2PINダイオード1−2のアノードが接続され、そのカソードがVIAホール2−2を介して接地導体に接続されている。
【0028】
この第2副マイクロストリップ線路4−2は、第2PINダイオード1−2及びVIAホール2−2等の接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すものであり、第2接続点から第2PINダイオード1−2を見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さを有している。また、この第1、第2副マイクロストリップ線路4−1、4−2の幅は、主マイクロストリップ線路4の幅と同じでよい。
【0029】
また、直流(DC)リターン線路3が、主マイクロストリップ線路4と接地導体との間に、VIAホール2−3を介して接続されている。
【0030】
さて、本発明のリミッタ回路において、リミットがかからない低レベル(即ち、小信号)の高周波信号が信号入力端7に入力されると、第1,第2のPINダイオード1−1,1−2はいずれも非導通(即ち、オフ)状態にある。このオフ状態における第1,第2のPINダイオード回路(PINダイオード1−1,1−2とその接続部を含む)の等価回路は、前述の図10のように、寄生インダクタンスLとキャパシタンスCの直列回路で表現される。
【0031】
第1PINダイオード1−1と第1副マイクロストリップ線路4−1との直列回路が接続される第1接続点と、第2PINダイオード1−2と第2副マイクロストリップ線路4−2との直列回路が接続される第2接続点とは、使用周波数の電気長で実質的にλ/4だけ離れている。このオフ状態において、第1接続点での反射信号と第2接続点での反射信号とが相殺されるから、信号線入力端7における合成した反射信号は低いレベルとなる。
【0032】
したがって、低レベル(小信号)入力時の反射特性S11は良好(この場合は、反射係数がきわめて小さい)で、伝送特性S21も良好(この場合は、伝送損失がほとんど無い)になる。図3は、本発明の第1実施例における、小信号入力時の反射特性S11及び伝送特性S21を示す図である。図3を参照すると、中心周波数の3GHzにおいて、反射特性S11は30dB以下に小さくなっており、また、伝送特性S21も劣化がほとんど見られない。
【0033】
次に、リミットがかかる高レベル(即ち、大信号)の高周波信号が信号入力端7に入力された場合には、PINダイオード1−1,1−2にはDCリターン線路3を介して整流電流が流れ、これらPINダイオード1−1,1−2はどちらも導通(即ち、オン)状態になる。このオン状態における第1,第2のPINダイオード回路(PINダイオード1−1,1−2とその接続部を含む)の等価回路は、前述の図11のように、寄生インダクタンスLとオン抵抗Rの直列回路で表現される。
【0034】
この第1,第2のPINダイオード1−1,1−2は、PINダイオードチップを内蔵してパッケージングされている構造のパッケージ型のものでは例えば、オン時の抵抗値は3Ω程度の低抵抗であるが、PINダイオード回路のインダクタンスはPINパッケージ内のボンディングワイヤーやVIAホールなどの接続部の寄生インダクタンスを含んで0.8nH程度のインダクタンスを持つ。以下、具体的数値は例示である。
【0035】
このため、マイクロ波帯におけるPINダイオード1−1,1−2を含むPINダイオード回路のオン状態のインピーダンスZonは、R+j2πfL=3+j2πf・0.8(Ω)となる。例えば、使用周波数fが3GHzでは3+j15.1(Ω)となる。このようにオン状態のインピーダンスZonは、かなり大きくなるから、従来のリミッタ回路ではオン状態で大きな信号抑圧度を得ることはできなかった。
【0036】
本発明の第1実施例では、第1,第2のPINダイオード1−1,1−2にそれぞれ直列に、PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの副マイクロストリップ線路4−1,4−2を設けて、PINダイオード回路と副マイクロストリップ線路との直列回路のインピーダンスを低減している。
【0037】
これを前述の例で具体的に見ると、PINダイオードと直列にλ/2のマイクロストリップ線路(主のマイクロストリップ線路と同じく、特性インピーダンス50Ω)を挿入した場合に、インピーダンスは線路長の2倍の位相回転が生じるから、中心周波数ではやはり3+j15.1(Ω)の同じインピーダンスとなる。これを反射係数で表すと、振幅0.896、位相146.3度となる。
【0038】
そこで、PINダイオードと直列に挿入するマイクロストリップ線路の長さをλ/2よりも僅かに短くし、例えば0.453λ(電気長163.2度)の長さにすると、主のマイクロストリップ線路4との接続点から見込んだインピーダンスは326.4度時計回りに回転し、振幅は0.896のままで位相が−180度となる。即ち、PINダイオード回路のインダクタンス成分をキャンセルできる。このときの反射係数は振幅が0.896で位相が180度であり、これをインピーダンスに変換すると2.75+j0(Ω)となる。
【0039】
このように、第1PINダイオード回路と第1副マイクロストリップ線路4−1との直列回路及び、第2PINダイオード回路と第2副マイクロストリップ線路4−2との直列回路のインピーダンスは、使用周波数において十分小さいインピーダンスとなるため、リークが減少し、高レベル(大信号)入力時の信号抑圧度が大きくとれる。
【0040】
図4は、本発明の第1実施例における、大信号入力時の反射特性S11及び伝送特性S21を示す図である。図4を参照すると、中心周波数の3GHzにおいて、反射特性S11は十分に大きな値であり、また、伝送特性S21は約−40dB以上であり、従来の図13の伝送特性S21の約−16dBに比して、十分に小さな値に低減されている。
【0041】
図5は、中心周波数3GHzにおけるリミッタ回路の入出力特性を示す図である。図5において、Aが本発明の実施例におけるリミッタ特性であり、Bが従来例のリミッタ特性であり、Cが理想のリミッタ特性である。なお、リミッタ回路を設けないときの特性を、参考として特性Dで示している。これらのリミッタ特性A,Bは過度的な状態を無視して、模式的に表したものである。
【0042】
小信号入力に対しては、第1,第2PINダイオード1−1,1−2はオフ状態にあり、並列インピーダンスが大きいため主マイクロストリップ線路4にほとんど影響を与えない。即ち、多少の伝送損失は生じるが、図中+8dBm以下の範囲では入力信号とほぼ同じレベルの出力信号が得られる。
【0043】
入力信号レベル+8dBmを超えて大きくなるにつれて第1、第2PINダイオード1−1,1−2は次第に低抵抗に変化し、やがて完全にオン状態になる。
【0044】
従来の図8,図9のリミッタ回路では伝送特性S21は−16dB程度となる。したがって、従来のリミッタ特性Bは、リミッタ回路を設けないときの特性Dから約−16dB減じた特性となる。なお、従来のリミッタ特性Bで、入力信号レベルが約+8dBmから約+25dBmの範囲では、模式的には理想のリミッタ特性Cと同様となる。
【0045】
一方、本発明の第1実施例の図1,図2のリミッタ特性Aは、リミッタ回路を設けないときの特性Dから−40dB以上減じた特性(図5では−40dBで表現している)となる。なお、本発明のリミッタ特性Aで、入力信号レベルが約+8dBmから約+48dBmの範囲では、模式的には理想のリミッタ特性Cと同様となる。
【0046】
このように、本発明の図1,図2のリミッタ特性Aは、入力信号レベルの大きな範囲(約+48dBm以上)において、−40dBの伝送特性の改善がなされているし、また、理想のリミッタ特性Cと同様のリミッタ特性を得られる範囲も拡大されている(約+8dBmから約+48dBmの範囲)。
【0047】
なお、第1PINダイオード1−1と第1副マイクロストリップ線路4−1との直列回路及び第2PINダイオード1−2と第2副マイクロストリップ線路4−2との直列回路において、第1PINダイオード1−1と第2PINダイオード1−2を主マイクロストリップ線路4側にし、第1副マイクロストリップ線路4−1と第2副マイクロストリップ線路4−2を接地導体側に配置することとしても良い。
【0048】
本発明の第2の実施例の表面実装型リミッタ回路について、図6,図7を参照して説明する。図6は、第2実施例の表面実装型リミッタ回路の一例の回路図を示しており、図7は、その実装例を示している。
【0049】
図1,図2の実施例において用いられる、第1,第2副マイクロストリップ線路4−1,4−2は、λ/2より僅かに短いものであり、リミッタ回路の他の構成要素に比して大きな構成部品となっている。一般に線路は、並列キャパシタと短い高インピーダンス線路に置き換えられる。本発明の第2の実施例は、第1実施例における第1,第2副マイクロストリップ線路4−1,4−2に代えて、並列キャパシタと短い高インピーダンス線路を用いて、リミッタ回路を小型化するものである。この場合においても、PINダイオード回路のインダクタンスを、線路の位相回転によりキャンセルするという、基本的な考え方は、第1実施例と同様である。
【0050】
本発明の第2実施例は、第1整合用マイクロ波回路として、図1,図2の第1副マイクロストリップ線路4−1に代えて、第1接続点から第1PINダイオード1−1を見たインダクタンスを使用周波数において実質的に零にする、主のマイクロストリップ線路4より細い幅且つλ/2より短い長さの第3副マイクロストリップ線路4−3と、この第3副マイクロストリップ線路4−3の両端部と接地導体(接続部2−4,2−6)との間に接続されたチップキャパシタ6−1,6−3とを有し、また、第2整合用マイクロ波回路は、図1,図2の第2副マイクロストリップ線路4−2に代えて、第1接続点から使用周波数の電気長λ/4だけ離れた主マイクロストリップ線路の第2接続点から第2PINダイオード1−2を見たインダクタンスを使用周波数において実質的に零にする、主のマイクロストリップ線路4より細い幅且つλ/2より短い長さの第4副マイクロストリップ線路4−4と、この第4副マイクロストリップ線路4−4の両端部と接地導体(接続部2−5,2−7)との間に接続されたチップキャパシタ6−2,6−4とを有して、構成されている。
【0051】
図6,図7において、第1整合用マイクロ波回路として、第3副マイクロストリップ線路4−3と、この第3副マイクロストリップ線路4−3の端部と接地導体との間に接続されたチップキャパシタ6−1,6−3とを用いること、及び第2整合用マイクロ波回路として、第4副マイクロストリップ線路4−4と、この第4副マイクロストリップ線路4−4の端部と接地導体との間に接続されたチップキャパシタ6−2,6−4とを用いること以外は、図1,図2と同様であり、同様の作用を行い、同様の効果を得ることができる。
【0052】
特性インピーダンスZ0で電気長θ0の第1,第2副マイクロストリップ線路4−1、4−2を、それよりより細い幅(特性インピーダンスZ1)且つそれより短い長さ(電気長θ1)の第3、第4副マイクロストリップ線路4−3、4−4と、この第3、第4副マイクロストリップ線路4−3の端部と接地導体との間に接続されたチップキャパシタ6−1〜6−4(キャパシタンスC1)に置換して、線路長を等価的に短縮することができる。この短縮した線路を、半集中定数線路と呼ぶことができる。
【0053】
その短縮の一般式は、sinθ1=sinθ0・Z0/Z1、及び
ωC=(cosθ1−cosθ0)/(Z0・sinθ0)、で表される。
【0054】
例えば、特性インピーダンス50Ωの線路を、特性インピーダンス100Ωの線路に置き換える場合について考える。使用周波数3GHzにおいて、電気長が約145度の特性インピーダンス50Ωの線路は、短縮の一般式にしたがって、電気長が約17度の特性インピーダンス100Ωの線路とその両端の約3.2pFのキャパシタに置き換えることができる。
【0055】
このように第2の実施例では、第1実施例と同様な効果を得ることができる他、第1、第2整合用マイクロ波回路を、主のマイクロストリップ線路4より細い幅且つλ/2より短い長さの第3、第4副マイクロストリップ線路4−3,4−4と、この第3、第4副マイクロストリップ線路4−3,4−4−の各端部と接地導体との間に接続された第1、第2チップキャパシタ6−1〜6−4とを有して構成しているから、リミッタ回路をより小型化した構成で実現できる。
【0056】
なお、図1,図2では、第3、第4副マイクロストリップ線路4−3,4−4の端部と接地導体間に接続するチップキャパシタは、マイクロストリップ線路4−3,4−4の両端部と接地導体間に接続することとしているが、第1,第2接続点間の主のマイクロストリップ線路の長さや幅を長く及び或いは太く調整することにより、主のマイクロストリップ線路側のキャパシタ6−3,6−4を省略することも可能である。
【図面の簡単な説明】
【0057】
【図1】本発明の第1実施例に係るリミッタ回路の一例の回路を示す図
【図2】本発明の第1実施例に係るリミッタ回路の実装例を示す図
【図3】本発明のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図4】本発明のリミッタ回路における大信号入力時のリミッタ特性を示す図
【図5】中心周波数におけるリミッタ回路の入出力特性を示す図
【図6】本発明の第2実施例に係るリミッタ回路の一例の回路を示す図
【図7】本発明の第2実施例に係るリミッタ回路の実装例を示す図
【図8】従来のリミッタ回路を示す図
【図9】従来のリミッタ回路の実装例を示す図
【図10】オフ状態時のPINダイオード回路の等価回路を示す図
【図11】オン状態時のPINダイオード回路の等価回路を示す図
【図12】従来のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図13】従来のリミッタ回路における大信号入力時のリミッタ特性を示す図
【符号の説明】
【0058】
1−1,1−2 PINダイオード
2−1〜2−5 VIAホール
3 DCリターン線路
4 主マイクロストリップ線路
4−1〜4−4 副マイクロストリップ線路
5 誘電体基板
6−1〜6−4 キャパシタ
7 信号入力端
8 信号出力端
【特許請求の範囲】
【請求項1】
マイクロ波帯で使用するPINダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
前記主のマイクロストリップ線路の第1接続点と接地導体との間に接続部を介して直列に接続された、第1PINダイオードと、該第1PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す第1整合用マイクロ波回路と、
前記第1接続点から使用周波数の電気長λ/4(但し、λは波長)だけ離れた前記主のマイクロストリップ線路の第2接続点と接地導体との間に接続部を介して直列に接続された、第2PINダイオードと、該第2PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すための第2整合用マイクロ波回路と、を備えることを特徴とするリミッタ回路。
【請求項2】
前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1副マイクロストリップ線路を有し、
第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第2副マイクロストリップ線路を有することを特徴とする、請求項1に記載のリミッタ回路。
【請求項3】
前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第3副マイクロストリップ線路と、該第3副マイクロストリップ線路の端部と接地導体との間に接続された第1チップキャパシタとを有し、
前記第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第4副マイクロストリップ線路と、該第4副マイクロストリップ線路の端部と接地導体との間に接続された第2チップキャパシタとを有することを特徴とする、請求項1に記載のリミッタ回路。
【請求項1】
マイクロ波帯で使用するPINダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
前記主のマイクロストリップ線路の第1接続点と接地導体との間に接続部を介して直列に接続された、第1PINダイオードと、該第1PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す第1整合用マイクロ波回路と、
前記第1接続点から使用周波数の電気長λ/4(但し、λは波長)だけ離れた前記主のマイクロストリップ線路の第2接続点と接地導体との間に接続部を介して直列に接続された、第2PINダイオードと、該第2PINダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すための第2整合用マイクロ波回路と、を備えることを特徴とするリミッタ回路。
【請求項2】
前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第1副マイクロストリップ線路を有し、
第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にするλ/2より僅かに短い長さの第2副マイクロストリップ線路を有することを特徴とする、請求項1に記載のリミッタ回路。
【請求項3】
前記第1整合用マイクロ波回路は、前記第1接続点から前記第1PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第3副マイクロストリップ線路と、該第3副マイクロストリップ線路の端部と接地導体との間に接続された第1チップキャパシタとを有し、
前記第2整合用マイクロ波回路は、前記第2接続点から前記第2PINダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ/2より短い長さの第4副マイクロストリップ線路と、該第4副マイクロストリップ線路の端部と接地導体との間に接続された第2チップキャパシタとを有することを特徴とする、請求項1に記載のリミッタ回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2008−22232(P2008−22232A)
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願番号】特願2006−191677(P2006−191677)
【出願日】平成18年7月12日(2006.7.12)
【出願人】(000004330)日本無線株式会社 (1,186)
【Fターム(参考)】
【公開日】平成20年1月31日(2008.1.31)
【国際特許分類】
【出願日】平成18年7月12日(2006.7.12)
【出願人】(000004330)日本無線株式会社 (1,186)
【Fターム(参考)】
[ Back to top ]