リミッタ回路
【課題】定格入力電力を大きくし、浮遊インダクタンスを少なくし、動作速度を高速化する。
【解決手段】主線路を構成するマイクロストリップ線路１２とアンチパラレル接続の２個のダイオード１１Ａ，１１Ｂとの間をλ／２の線路長のリミッタ用線路を構成するマイクロストリップ線路１３Ａで接続する。また、マイクロストリップ線路１２とアンチパラレル接続の２個のダイオード１１Ｃ，１１Ｄとの間をλ／２の線路長のリミッタ用線路を構成するマイクロストリップ線路１３Ｂで接続する。マイクロストリップ線路１３Ａ，１３Ｂのマイクロストリップ線路１２への接続点は共通点とする。マイクロストリップ線路１３Ａ，１３Ｂのインピーダンスを、マイクロストリップ線路１２の特性インピーダンスより高くする。
【解決手段】主線路を構成するマイクロストリップ線路１２とアンチパラレル接続の２個のダイオード１１Ａ，１１Ｂとの間をλ／２の線路長のリミッタ用線路を構成するマイクロストリップ線路１３Ａで接続する。また、マイクロストリップ線路１２とアンチパラレル接続の２個のダイオード１１Ｃ，１１Ｄとの間をλ／２の線路長のリミッタ用線路を構成するマイクロストリップ線路１３Ｂで接続する。マイクロストリップ線路１３Ａ，１３Ｂのマイクロストリップ線路１２への接続点は共通点とする。マイクロストリップ線路１３Ａ，１３Ｂのインピーダンスを、マイクロストリップ線路１２の特性インピーダンスより高くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部回路保護のためにレーダ装置等に組み込まれるリミッタ回路に関するものである。
【背景技術】
【０００２】
レーダ装置においては、レーダ送信器から送信されるレーダパルスの漏洩送信信号や近距離の目標から反射される受信信号等の過大なレベルの不要波高周波信号がレーダ受信器の内部回路に印加されないように、リミッタ回路が、レーダアンテナとレーダ受信器との間に組み込まれている。
【０００３】
このリミッタ回路としては、ＰＩＮダイオードやショットキーバリアダイオード等が使用される。図３は従来の表面実装型のリミッタ回路を示す回路図であり、２１はＰＩＮダイオード、２２Ａ，２２Ｂは主線路を構成するマイクロストリップ線路、２３はＤＣリターン線路、２４は入力端子、２５は出力端子である。マイクロストリップ線路２２Ａ，２２Ｂは、裏面全面に接地導体が設けられた誘電体基板（図示せず）の表面に形成されており、ＰＩＮダイオード２１やＤＣリターン線路２３は、一端がこのマイクロストリップ線路２２に接続され、他端がビアホール（図示せず）を介して裏面の接地導体に接続されている（例えば、特許文献１参照）。
【０００４】
このリミッタ回路では、ＰＩＮダイオード２１の電圧−電流特性が図４に示す特性の場合には、入力端子２４に入力する高周波信号の電圧がＶφ未満の場合は、そのＰＩＮダイオード２１はオフ状態にあり、ＤＣリターン線路２３はその高周波信号に対しては高インピーダンスを呈する。よって、入力端子２４に入力された高周波信号はほとんど減衰されることなく、マイクロストリップ線路２２を伝搬して、出力端子２５に現れる。
【０００５】
一方、入力端子２４に入力する高周波信号の電圧がＶφを超える場合は、そのＰＩＮダイオード２１がオン状態となって、入力電圧による電流がそのＰＩＮダイオード２１を経由して接地に流れ、出力端子２５側に接続されているＬＮＡ（低ノイズ増幅器）等の内部回路（図示せず）保護する。
【０００６】
このときのメカニズムは、ＰＩＮダイオード２１がオンするとＤＣ電流が流れ出し、さらに時間の経過とともに、ＤＣ電流の値が増大し、これに比例してＰＩＮダイオード２１の内部抵抗Ｒが低下し、図５に示すように、その後一定値に近づく。このようにＰＩＮダイオード２１の内部抵抗Ｒが低下すると、高周波電力はそのＰＩＮダイオード２１を介して接地導体に分配され、出力端子２５には僅かなレベルの高周波信号しか出力されなくなる。つまり、リミットがかかることになる。図６はこのリミット回路の特性図であり、入力する高周波信号のレベルがＬ１〜の範囲でリミットがかかることになる。Ｌ２が高いほど好ましいリミット特性となる。ＤＣリターン線路２３は、ＰＩＮダイオード２１にＤＣ電流を流すために接続される。このようにして、ＰＩＮダイオード２１はオン状態を続けてＤＣ電流が流れ、内部抵抗が小さくなる。
【０００７】
なお、ＰＩＮダイオード２１は、図７に示すように、アノードをマイクロストリップ線路２２側に接続しカソードを接地側に接続したＰＩＮダイオード２１Ａと、アノードを接地側に接続しカソードをマイクロストリップ線路２２側に接続したＰＩＮダイオード２１Ｂとに置き換えた、アンチパラレル（逆並列）接続構造とすることも行われる（例えば、非特許文献１参照）。この場合は、ＤＣリターン線路２３は不要となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３１８２６４号公報の図６
【非特許文献】
【０００９】
【非特許文献１】「リミッターと送受切り替え器」、Joseph F.White著、鴻巣己之助訳、マイクロ波半導体応用工学、２０８頁、ＣＱ出版（株）、昭和６０年１２月１日
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、高周波領域で使用するＰＩＮダイオードとしては、その浮遊容量成分を小さくする必要があり、このためには、接合面積を小さくする必要がある。つまり、ＰＩＮダイオードの小型化が必要となる。しかし、このように小型化すると、反面において、熱的には脆弱となる。ＰＩＮダイオードでは、順方向電流と内部抵抗により熱が発生するが、小型になるほど放熱が困難になり、定格入力電力を大きくすることができない。
【００１１】
また、ＰＩＮダイオードの小型化には限界があり、必ず浮遊インダクタンスをもつため、その浮遊インダクタンスによって、ＰＩＮダイオードがオンするまでに動作遅れが生じる。このため、大電力入力直後のエネルギーが、リミッタ回路を通過して内部回路を破壊する恐れがある。
【００１２】
本発明の目的は、定格入力電力を大きくでき、浮遊インダクタンスを低減でき、動作速度を高速化したリミッタ回路を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１にかかる発明のリミッタ回路は、主線路と接地との間にアンチパラレル接続の２個のダイオードを接続したリミッタ回路において、前記主線路と前記２個のダイオードとの間に、λ／２の線路長（λ：リミッタ動作周波数の波長）のリミッタ用線路を介在させ、前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して、同一箇所又はλ／２の整数倍離れた箇所で、複数組並列接続したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のリミッタ回路において、前記リミッタ用線路のインピーダンスを、前記主線路のインピーダンスよりも高くしたことを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のリミッタ回路において、前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して複数組直列接続したことを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載のリミッタ回路において、前記主線路および前記リミッタ用線路が、マイクロスストリップ線路、コプレーナ線路、又はグランドコプレーナ線路からなることを特徴とする。
請求項５にかかる発明は、請求項１、２、３又は４に記載のリミッタ回路において、前記２個のダイオードに、１個以上の別のダイオードを並列接続したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、アンチパラレル接続の２個のダイオードとリミッタ用線路との組を、主線路に対して複数組並列接続するので、ダイオードの数が増大し、定格入力電力を大きくできる。また、同様な理由から浮遊インダクタンスを低減でき、動作速度を高速化できる。さらに、リミッタ用線路のインピーダンスを主線路のインピーダンスより大きくすることにより、インピーダンスマッチングを取りやすく、別途マッチング回路を付加する必要が無くなる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例のリミッタ回路の回路図である。
【図２】本発明の第２の実施例のリミッタ回路の回路図である。
【図３】従来のリミッタ回路の回路図である。
【図４】ＰＩＮダイオードの電圧−電流特性図である。
【図５】ＰＩＮダイオードのＤＣ電流に対する内部抵抗の特性図である。
【図６】図３のリミッタ回路の動作特性図である。
【図７】従来の別のリミッタ回路の回路図である。
【発明を実施するための形態】
【００１６】
＜第１の実施例＞
図１に本発明の第１の実施例のリミッタ回路を示す。図１において、１１Ａ，１１Ｂ，１１Ｃ，１１ＤはＰＩＮダイオード、１２は主線路を構成する特性インピーダンスが５０Ωのマイクロストリップ線路、１２Ａ，１３Ｂはリミッタ動作周波数信号の波長をλとすると、λ／２の線路長のリミッタ用線路を構成するマイクロストリップ線路、２４は入力端子、２５は出力端子である。リミッタ用線路のマイクロストリップ線路１２Ａ，１２Ｂは主線路のマイクロストリップ線路１２よりも高インピーダンスに設定されている。
【００１７】
ＰＩＮダイオード１１Ａ，１１Ｂはマイクロストリップ線路１３Ａの片端と接地との間にアンチパラレル接続されており、ＰＩＮダイオード１１Ｃ，１１Ｄはマイクロストリップ線路１３Ｂの片端と接地との間にアンチパラレル接続されている。そして、マイクロストリップ線路１３Ａ，１３Ｂの他端は、マイクロストリップ線路１２の同一箇所に接続されている。
【００１８】
本実施例のリミッタ回路では、ＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの電圧−電流特性が図４に示す特性の場合には、入力端子１４に入力する高周波信号の電圧がＶφ未満の場合は、それらのＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄはオフ状態にある。よって、入力端子１４から入力された高周波信号はほとんど減衰されることなく、マイクロストリップ線路１２を伝搬して、出力端子１４に現れる。
【００１９】
一方、入力端子１４に入力する高周波信号の電圧がＶφを超える場合は、それらのＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄがオン状態（正極信号の場合は１１Ｂ，１１Ｄがオン、負極信号の場合は１１Ａ，１１Ｃがオン）となって、入力電圧による電流が接地に流れ、出力端子１５側に接続されているＬＮＡ（低ノイズ増幅器）等の内部回路（図示せず）保護する。
【００２０】
すなわち、マイクロストリップ線路１２の点Ｐ１と、マイクロストリップ線路１３Ａ，１３Ｂの先端の点Ｐ２，Ｐ３とが同電位となるので、ＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄがオン状態となることで、点Ｐ１が接地に対して短絡状態となり、リミット動作が行われる。
【００２１】
このように、本実施例は、アンチパラレル接続のＰＩＮダイオードを２組、つまり４個使用するものである。このため、図７で説明したリミッタ回路に比べて、定格入力電力が２倍に向上する。また、浮遊インダクタンスが１／２に小さくなる。また、マイクロストリップ線路１３Ａ，１３Ｂが高インピーダンスに設定されるので、リミット非動作時のインピーダンスマッチングが容易となり、あるいはマッチング回路を付加させる必要がなくなる。また、このマイクロストリップ線路１３Ａ，１３Ｂでの信号遅れは、ＰＩＮダイオードの浮遊インダクタンスによる遅れよも十分小さく、しかも浮遊インダクタンスは小さくなるので、全体的にリミッタの動作速度が向上する。
【００２２】
＜第２の実施例＞
図２に本発明の第２の実施例のリミッタ回路を示す。本実施例は、点Ｐ２の側に、高インピーダンスで線路長がλ／２のマイクロストリップ線路１３Ｃとアンチパラレル接続のＰＩＮダイオード１１Ｅ，１１Ｆとを追加接続し、点Ｐ３の側に、高インピーダンスで線路長がλ／２のマイクロストリップ線路１３Ｄとアンチパラレル接続のＰＩＮダイオード１１Ｇ，１１Ｈとを追加接続したものである。点Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５は同電位となる。本実施例は、マイクロストリップ線路１３Ａ〜１３Ｄとアンチパラレル接続の４組のＰＩＮダイオード１１Ａ〜１１Ｈがリミッタ回路を構成するので、定格入力電力が４倍になり、あるいは１／４に小型化でき、浮遊インダクタンスが１／４となる。また、リミッタ用線路のマイクロストリップ線路の線路長がλに長くなるので、インピーダンスマッチングがより容易となる。
【００２３】
＜第３の実施例＞
なお、以上の実施例ではアンチパラレル接続のＰＩＮダイオードは２個のダイオードを逆並列接続して構成したが、３個以上としてもよく、その数が多いほど効果的である。ただ、奇数個の場合は一方の極性のダイオードの数が増す場合がある。また、リミッタ用のマイクロストリップ線路１３Ａ，１３Ｂの主線路のマイクロストリップ線路１２に接続する箇所は、同一箇所に限られるものではなく、λ／２の整数倍離れた箇所であってもよい。また、ＰＩＮダイオードはこれに限られず、ショットキーバリアダイオードその他のダイオードであってもよい。また、マイクロストリップ線路はこれに限られることはなく、誘電体基板の片面に信号線路を配置し同じ面のその両側に接地線路を配置したコプレーナ線路、又はコプレーナ線路の裏面全面に接地導体を配置したグランドコプレーナ線路等であってもよい。
【産業上の利用可能性】
【００２４】
本発明は、レーダ装置のリミッタ回路として有用である。
【符号の説明】
【００２５】
１１Ａ〜１１Ｈ：ＰＩＮダイオード
１２：主線路を構成するマイクロストリップ線路
１３Ａ〜１３Ｄ：リミッタ用線路を構成するマイクロストリップ線路
１４：入力端子
１５：出力端子
２１，２１Ａ，２１Ｂ：ＰＩＮダイオード
２２，２２Ａ，２２Ｂ：主線路のマイクロストリップ線路
２３：ＤＣリターン線路
２４：入力端子
２５：出力端子
【技術分野】
【０００１】
本発明は、内部回路保護のためにレーダ装置等に組み込まれるリミッタ回路に関するものである。
【背景技術】
【０００２】
レーダ装置においては、レーダ送信器から送信されるレーダパルスの漏洩送信信号や近距離の目標から反射される受信信号等の過大なレベルの不要波高周波信号がレーダ受信器の内部回路に印加されないように、リミッタ回路が、レーダアンテナとレーダ受信器との間に組み込まれている。
【０００３】
このリミッタ回路としては、ＰＩＮダイオードやショットキーバリアダイオード等が使用される。図３は従来の表面実装型のリミッタ回路を示す回路図であり、２１はＰＩＮダイオード、２２Ａ，２２Ｂは主線路を構成するマイクロストリップ線路、２３はＤＣリターン線路、２４は入力端子、２５は出力端子である。マイクロストリップ線路２２Ａ，２２Ｂは、裏面全面に接地導体が設けられた誘電体基板（図示せず）の表面に形成されており、ＰＩＮダイオード２１やＤＣリターン線路２３は、一端がこのマイクロストリップ線路２２に接続され、他端がビアホール（図示せず）を介して裏面の接地導体に接続されている（例えば、特許文献１参照）。
【０００４】
このリミッタ回路では、ＰＩＮダイオード２１の電圧−電流特性が図４に示す特性の場合には、入力端子２４に入力する高周波信号の電圧がＶφ未満の場合は、そのＰＩＮダイオード２１はオフ状態にあり、ＤＣリターン線路２３はその高周波信号に対しては高インピーダンスを呈する。よって、入力端子２４に入力された高周波信号はほとんど減衰されることなく、マイクロストリップ線路２２を伝搬して、出力端子２５に現れる。
【０００５】
一方、入力端子２４に入力する高周波信号の電圧がＶφを超える場合は、そのＰＩＮダイオード２１がオン状態となって、入力電圧による電流がそのＰＩＮダイオード２１を経由して接地に流れ、出力端子２５側に接続されているＬＮＡ（低ノイズ増幅器）等の内部回路（図示せず）保護する。
【０００６】
このときのメカニズムは、ＰＩＮダイオード２１がオンするとＤＣ電流が流れ出し、さらに時間の経過とともに、ＤＣ電流の値が増大し、これに比例してＰＩＮダイオード２１の内部抵抗Ｒが低下し、図５に示すように、その後一定値に近づく。このようにＰＩＮダイオード２１の内部抵抗Ｒが低下すると、高周波電力はそのＰＩＮダイオード２１を介して接地導体に分配され、出力端子２５には僅かなレベルの高周波信号しか出力されなくなる。つまり、リミットがかかることになる。図６はこのリミット回路の特性図であり、入力する高周波信号のレベルがＬ１〜の範囲でリミットがかかることになる。Ｌ２が高いほど好ましいリミット特性となる。ＤＣリターン線路２３は、ＰＩＮダイオード２１にＤＣ電流を流すために接続される。このようにして、ＰＩＮダイオード２１はオン状態を続けてＤＣ電流が流れ、内部抵抗が小さくなる。
【０００７】
なお、ＰＩＮダイオード２１は、図７に示すように、アノードをマイクロストリップ線路２２側に接続しカソードを接地側に接続したＰＩＮダイオード２１Ａと、アノードを接地側に接続しカソードをマイクロストリップ線路２２側に接続したＰＩＮダイオード２１Ｂとに置き換えた、アンチパラレル（逆並列）接続構造とすることも行われる（例えば、非特許文献１参照）。この場合は、ＤＣリターン線路２３は不要となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３１８２６４号公報の図６
【非特許文献】
【０００９】
【非特許文献１】「リミッターと送受切り替え器」、Joseph F.White著、鴻巣己之助訳、マイクロ波半導体応用工学、２０８頁、ＣＱ出版（株）、昭和６０年１２月１日
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、高周波領域で使用するＰＩＮダイオードとしては、その浮遊容量成分を小さくする必要があり、このためには、接合面積を小さくする必要がある。つまり、ＰＩＮダイオードの小型化が必要となる。しかし、このように小型化すると、反面において、熱的には脆弱となる。ＰＩＮダイオードでは、順方向電流と内部抵抗により熱が発生するが、小型になるほど放熱が困難になり、定格入力電力を大きくすることができない。
【００１１】
また、ＰＩＮダイオードの小型化には限界があり、必ず浮遊インダクタンスをもつため、その浮遊インダクタンスによって、ＰＩＮダイオードがオンするまでに動作遅れが生じる。このため、大電力入力直後のエネルギーが、リミッタ回路を通過して内部回路を破壊する恐れがある。
【００１２】
本発明の目的は、定格入力電力を大きくでき、浮遊インダクタンスを低減でき、動作速度を高速化したリミッタ回路を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１にかかる発明のリミッタ回路は、主線路と接地との間にアンチパラレル接続の２個のダイオードを接続したリミッタ回路において、前記主線路と前記２個のダイオードとの間に、λ／２の線路長（λ：リミッタ動作周波数の波長）のリミッタ用線路を介在させ、前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して、同一箇所又はλ／２の整数倍離れた箇所で、複数組並列接続したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のリミッタ回路において、前記リミッタ用線路のインピーダンスを、前記主線路のインピーダンスよりも高くしたことを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のリミッタ回路において、前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して複数組直列接続したことを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載のリミッタ回路において、前記主線路および前記リミッタ用線路が、マイクロスストリップ線路、コプレーナ線路、又はグランドコプレーナ線路からなることを特徴とする。
請求項５にかかる発明は、請求項１、２、３又は４に記載のリミッタ回路において、前記２個のダイオードに、１個以上の別のダイオードを並列接続したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、アンチパラレル接続の２個のダイオードとリミッタ用線路との組を、主線路に対して複数組並列接続するので、ダイオードの数が増大し、定格入力電力を大きくできる。また、同様な理由から浮遊インダクタンスを低減でき、動作速度を高速化できる。さらに、リミッタ用線路のインピーダンスを主線路のインピーダンスより大きくすることにより、インピーダンスマッチングを取りやすく、別途マッチング回路を付加する必要が無くなる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例のリミッタ回路の回路図である。
【図２】本発明の第２の実施例のリミッタ回路の回路図である。
【図３】従来のリミッタ回路の回路図である。
【図４】ＰＩＮダイオードの電圧−電流特性図である。
【図５】ＰＩＮダイオードのＤＣ電流に対する内部抵抗の特性図である。
【図６】図３のリミッタ回路の動作特性図である。
【図７】従来の別のリミッタ回路の回路図である。
【発明を実施するための形態】
【００１６】
＜第１の実施例＞
図１に本発明の第１の実施例のリミッタ回路を示す。図１において、１１Ａ，１１Ｂ，１１Ｃ，１１ＤはＰＩＮダイオード、１２は主線路を構成する特性インピーダンスが５０Ωのマイクロストリップ線路、１２Ａ，１３Ｂはリミッタ動作周波数信号の波長をλとすると、λ／２の線路長のリミッタ用線路を構成するマイクロストリップ線路、２４は入力端子、２５は出力端子である。リミッタ用線路のマイクロストリップ線路１２Ａ，１２Ｂは主線路のマイクロストリップ線路１２よりも高インピーダンスに設定されている。
【００１７】
ＰＩＮダイオード１１Ａ，１１Ｂはマイクロストリップ線路１３Ａの片端と接地との間にアンチパラレル接続されており、ＰＩＮダイオード１１Ｃ，１１Ｄはマイクロストリップ線路１３Ｂの片端と接地との間にアンチパラレル接続されている。そして、マイクロストリップ線路１３Ａ，１３Ｂの他端は、マイクロストリップ線路１２の同一箇所に接続されている。
【００１８】
本実施例のリミッタ回路では、ＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの電圧−電流特性が図４に示す特性の場合には、入力端子１４に入力する高周波信号の電圧がＶφ未満の場合は、それらのＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄはオフ状態にある。よって、入力端子１４から入力された高周波信号はほとんど減衰されることなく、マイクロストリップ線路１２を伝搬して、出力端子１４に現れる。
【００１９】
一方、入力端子１４に入力する高周波信号の電圧がＶφを超える場合は、それらのＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄがオン状態（正極信号の場合は１１Ｂ，１１Ｄがオン、負極信号の場合は１１Ａ，１１Ｃがオン）となって、入力電圧による電流が接地に流れ、出力端子１５側に接続されているＬＮＡ（低ノイズ増幅器）等の内部回路（図示せず）保護する。
【００２０】
すなわち、マイクロストリップ線路１２の点Ｐ１と、マイクロストリップ線路１３Ａ，１３Ｂの先端の点Ｐ２，Ｐ３とが同電位となるので、ＰＩＮダイオード１１Ａ，１１Ｂ，１１Ｃ，１１Ｄがオン状態となることで、点Ｐ１が接地に対して短絡状態となり、リミット動作が行われる。
【００２１】
このように、本実施例は、アンチパラレル接続のＰＩＮダイオードを２組、つまり４個使用するものである。このため、図７で説明したリミッタ回路に比べて、定格入力電力が２倍に向上する。また、浮遊インダクタンスが１／２に小さくなる。また、マイクロストリップ線路１３Ａ，１３Ｂが高インピーダンスに設定されるので、リミット非動作時のインピーダンスマッチングが容易となり、あるいはマッチング回路を付加させる必要がなくなる。また、このマイクロストリップ線路１３Ａ，１３Ｂでの信号遅れは、ＰＩＮダイオードの浮遊インダクタンスによる遅れよも十分小さく、しかも浮遊インダクタンスは小さくなるので、全体的にリミッタの動作速度が向上する。
【００２２】
＜第２の実施例＞
図２に本発明の第２の実施例のリミッタ回路を示す。本実施例は、点Ｐ２の側に、高インピーダンスで線路長がλ／２のマイクロストリップ線路１３Ｃとアンチパラレル接続のＰＩＮダイオード１１Ｅ，１１Ｆとを追加接続し、点Ｐ３の側に、高インピーダンスで線路長がλ／２のマイクロストリップ線路１３Ｄとアンチパラレル接続のＰＩＮダイオード１１Ｇ，１１Ｈとを追加接続したものである。点Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５は同電位となる。本実施例は、マイクロストリップ線路１３Ａ〜１３Ｄとアンチパラレル接続の４組のＰＩＮダイオード１１Ａ〜１１Ｈがリミッタ回路を構成するので、定格入力電力が４倍になり、あるいは１／４に小型化でき、浮遊インダクタンスが１／４となる。また、リミッタ用線路のマイクロストリップ線路の線路長がλに長くなるので、インピーダンスマッチングがより容易となる。
【００２３】
＜第３の実施例＞
なお、以上の実施例ではアンチパラレル接続のＰＩＮダイオードは２個のダイオードを逆並列接続して構成したが、３個以上としてもよく、その数が多いほど効果的である。ただ、奇数個の場合は一方の極性のダイオードの数が増す場合がある。また、リミッタ用のマイクロストリップ線路１３Ａ，１３Ｂの主線路のマイクロストリップ線路１２に接続する箇所は、同一箇所に限られるものではなく、λ／２の整数倍離れた箇所であってもよい。また、ＰＩＮダイオードはこれに限られず、ショットキーバリアダイオードその他のダイオードであってもよい。また、マイクロストリップ線路はこれに限られることはなく、誘電体基板の片面に信号線路を配置し同じ面のその両側に接地線路を配置したコプレーナ線路、又はコプレーナ線路の裏面全面に接地導体を配置したグランドコプレーナ線路等であってもよい。
【産業上の利用可能性】
【００２４】
本発明は、レーダ装置のリミッタ回路として有用である。
【符号の説明】
【００２５】
１１Ａ〜１１Ｈ：ＰＩＮダイオード
１２：主線路を構成するマイクロストリップ線路
１３Ａ〜１３Ｄ：リミッタ用線路を構成するマイクロストリップ線路
１４：入力端子
１５：出力端子
２１，２１Ａ，２１Ｂ：ＰＩＮダイオード
２２，２２Ａ，２２Ｂ：主線路のマイクロストリップ線路
２３：ＤＣリターン線路
２４：入力端子
２５：出力端子
【特許請求の範囲】
【請求項１】
主線路と接地との間にアンチパラレル接続の２個のダイオードを接続したリミッタ回路において、
前記主線路と前記２個のダイオードとの間に、λ／２の線路長（λ：リミッタ動作周波数の波長）のリミッタ用線路を介在させ、前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して、同一箇所又はλ／２の整数倍離れた箇所で、複数組並列接続したことを特徴とするリミッタ回路。
【請求項２】
請求項１に記載のリミッタ回路において、
前記リミッタ用線路のインピーダンスを、前記主線路のインピーダンスよりも高くしたことを特徴とするリミッタ回路。
【請求項３】
請求項１又は２に記載のリミッタ回路において、
前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して複数組直列接続したことを特徴とするリミッタ回路。
【請求項４】
請求項１、２又は３に記載のリミッタ回路において、
前記主線路および前記リミッタ用線路が、マイクロスストリップ線路、コプレーナ線路、又はグランドコプレーナ線路からなることを特徴とするリミッタ回路。
【請求項５】
請求項１、２、３又は４に記載のリミッタ回路において、
前記２個のダイオードに、１個以上の別のダイオードを並列接続したことを特徴とするリミッタ回路。
【請求項１】
主線路と接地との間にアンチパラレル接続の２個のダイオードを接続したリミッタ回路において、
前記主線路と前記２個のダイオードとの間に、λ／２の線路長（λ：リミッタ動作周波数の波長）のリミッタ用線路を介在させ、前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して、同一箇所又はλ／２の整数倍離れた箇所で、複数組並列接続したことを特徴とするリミッタ回路。
【請求項２】
請求項１に記載のリミッタ回路において、
前記リミッタ用線路のインピーダンスを、前記主線路のインピーダンスよりも高くしたことを特徴とするリミッタ回路。
【請求項３】
請求項１又は２に記載のリミッタ回路において、
前記２個のダイオードと前記リミッタ用線路との組を、前記主線路に対して複数組直列接続したことを特徴とするリミッタ回路。
【請求項４】
請求項１、２又は３に記載のリミッタ回路において、
前記主線路および前記リミッタ用線路が、マイクロスストリップ線路、コプレーナ線路、又はグランドコプレーナ線路からなることを特徴とするリミッタ回路。
【請求項５】
請求項１、２、３又は４に記載のリミッタ回路において、
前記２個のダイオードに、１個以上の別のダイオードを並列接続したことを特徴とするリミッタ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１４６８６７（Ｐ２０１１−１４６８６７Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−５１７５（Ｐ２０１０−５１７５）
【出願日】平成２２年１月１３日（２０１０．１．１３）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度、総務省、電波資源拡大のための研究開発における委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１３日（２０１０．１．１３）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度、総務省、電波資源拡大のための研究開発における委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【Ｆターム（参考）】
[ Back to top ]