リミッタ回路
【課題】リーケージ量と耐電力の間のトレードオフ関係を緩和できるリミッタ回路を得る。
【解決手段】入力端子１とグランドの間に接続されたＰＩＮダイオード回路３と、結合入力端子４ａ、分岐端子４ｂ及び結合出力端子４ｃを有し、ＰＩＮダイオード回路３に結合入力端子４ａが接続され、入力端子１から入力される高周波信号を分岐端子４ｂから分岐する結合回路４と、結合出力端子４ｃに一端が接続されたキャパシタ５と、キャパシタ５とグランドの間に接続されたＰＩＮダイオード回路６と、分岐端子４ｂから入力される高周波信号の信号レベルに応じた正のバイアス電流をキャパシタ５と出力端子９との間に供給する検波回路７とを備え、ＰＩＮダイオード回路３は、ＰＩＮダイオード３１と、所要中心周波数において電気長が１／４波長である高周波信号線路３２とを有し、ＰＩＮダイオード回路６は、ＰＩＮダイオード６１を有する。
【解決手段】入力端子１とグランドの間に接続されたＰＩＮダイオード回路３と、結合入力端子４ａ、分岐端子４ｂ及び結合出力端子４ｃを有し、ＰＩＮダイオード回路３に結合入力端子４ａが接続され、入力端子１から入力される高周波信号を分岐端子４ｂから分岐する結合回路４と、結合出力端子４ｃに一端が接続されたキャパシタ５と、キャパシタ５とグランドの間に接続されたＰＩＮダイオード回路６と、分岐端子４ｂから入力される高周波信号の信号レベルに応じた正のバイアス電流をキャパシタ５と出力端子９との間に供給する検波回路７とを備え、ＰＩＮダイオード回路３は、ＰＩＮダイオード３１と、所要中心周波数において電気長が１／４波長である高周波信号線路３２とを有し、ＰＩＮダイオード回路６は、ＰＩＮダイオード６１を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不要な高周波信号を低減し、低リーケージと高耐電力を両立するリミッタ回路に関するものである。
【背景技術】
【０００２】
従来のリミッタ回路について図６を参照しながら説明する。図６は、従来のリミッタ回路の構成を示す図である（例えば、特許文献１参照）。
【０００３】
図６において、従来のリミッタ回路は、入力端子１から高周波信号を分岐する結合線路９１と、入力側のキャパシタ９２と、出力側のキャパシタ９６との間に高周波信号線路９４を挟んで並列に接続されたＰＩＮダイオード回路９３及び９５と、結合線路９１の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを供給する検波回路９７とが設けられている。
【０００４】
このリミッタ回路では、入力される高周波信号の信号レベルが十分低い場合は、検波回路９７から直流バイアスが供給されることなく、ＰＩＮダイオード９３Ａ、９５Ａは等価的にオープンと見なすことができ、入力信号の大部分は出力端子９へと出力される。
【０００５】
一方、入力される信号レベルが十分高い場合は、検波回路９７から信号レベルに応じた直流バイアスが供給され、ＰＩＮダイオード９３Ａ、９５Ａにバイアス電流が流れる。このときＰＩＮダイオード９３Ａ、９５Ａは等価的にショートと見なすことができ、入力信号の大部分はグランドにて反射され入力端子１へと戻される。このように、不要な高周波信号を低減するリミッタ回路として動作する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−６４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のリミッタ回路には、以下のような課題がある。リミッタ回路への入力信号の一部が結合線路９１を介して検波回路９７へと入力される。検波回路９７は入力信号レベルがある閾値以上となると駆動し、正のバイアス電流をＰＩＮダイオード９３Ａ、９５Ａに供給する。ＰＩＮダイオード回路９３、９５は電流が流れることにより等価的にショートとなり、入力信号はグランドにて反射されることによりリミッタ動作を行う。そこで、従来のリミッタ回路の構成においてリーケージを低くためには、結合線路９１の結合量を大きくし、検波回路９７への入力信号レベルを大きくする必要がある。
【０００８】
しかし、従来のリミッタ回路の構成はＰＩＮダイオード回路９３、９５よりも入力側に高周波信号を分岐するための結合線路９１を備えているため、この結合線路９１の結合量は入力信号レベルによらずほぼ一定の値である。よって、結合線路９１の結合量及びリミッタ回路へ入力される最大入力信号レベルが決定されると、結合線路９１を介して検波回路９７へ入力される最大の入力信号レベルが決定され、結合線路９１の結合量を大きくするほど検波回路９７へ入力される最大入力信号レベルは大きくなる。
【０００９】
ここで、検波回路９７が破壊することなく動作するまでの入力信号レベル（耐電力）は変わらないので、結合量が大きくなるほど、より低いレベルのリミッタ回路への入力信号により検波回路９７が破壊される。このように、従来のリミッタ回路で低リーケージ化を行うと、検波回路９７の耐電力、つまりはリミッタ回路の耐電力の制約により、最大入力信号レベルが低くなってしまう。このため、従来のリミッタ回路ではリーケージ量と耐電力の間にトレードオフの関係が存在するという問題点があった。
【００１０】
本発明は、前記のような課題を解決するためになされたものであり、低リーケージ化を行った場合においても、検波回路の耐電力を保ち、リーケージ量と耐電力の間のトレードオフ関係を緩和することができるリミッタ回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るリミッタ回路は、入力端子及びグランドの間に接続された第１のＰＩＮダイオード回路と、結合入力端子、分岐端子及び結合出力端子を有し、前記第１のＰＩＮダイオード回路に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、前記結合回路の結合出力端子に一端が接続され、出力端子に他端が接続されたキャパシタと、前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオード回路と、前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記キャパシタと前記出力端子との間に供給する検波回路とを備え、前記第１のＰＩＮダイオード回路は、前記入力端子及びグランドの間に接続された第１のＰＩＮダイオードと、前記入力端子及びグランドの間に接続され、所要中心周波数において電気長が１／４波長であるＤＣリターン線路とを有し、前記第２のＰＩＮダイオード回路は、前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオードを有するものである。
【発明の効果】
【００１２】
本発明に係るリミッタ回路によれば、結合回路の前段等に、入力信号を反射するＰＩＮダイオードを接続する構成であるため、入力信号レベルが高くなるにしたがって結合回路の分岐側へ入力信号レベルを低くすることが可能となり、これにより、検波回路の耐電力を高くすることと同等の効果を得ることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１に係るリミッタ回路の構成を示す図である。
【図２】リミッタ回路の入力電力と検波回路の入力電力の関係を示す図である。
【図３】この発明の実施の形態２に係るリミッタ回路の構成を示す図である。
【図４】この発明の実施の形態３に係るリミッタ回路の構成を示す図である。
【図５】この発明の実施の形態４に係るリミッタ回路の構成を示す図である。
【図６】従来のリミッタ回路の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明のリミッタ回路の好適な実施の形態につき図面を用いて説明する。
【００１５】
実施の形態１．
この発明の実施の形態１に係るリミッタ回路について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係るリミッタ回路の構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１６】
図１において、この発明の実施の形態１に係るリミッタ回路は、入力端子１と、キャパシタ２と、ＰＩＮダイオード回路（第１のＰＩＮダイオード回路）３と、結合回路４と、キャパシタ５と、ＰＩＮダイオード回路（第２のＰＩＮダイオード回路）６と、検波回路７と、キャパシタ８と、出力端子９とが設けられている。
【００１７】
ＰＩＮダイオード回路３は、ＰＩＮダイオード（第１のＰＩＮダイオード）３１と、高周波信号線路（ＤＣリターン線路）３２とが設けられている。また、結合回路４は、結合入力端子４ａと、分岐端子４ｂと、結合出力端子４ｃとが設けられている。さらに、ＰＩＮダイオード回路６は、ＰＩＮダイオード（第２のＰＩＮダイオード）６１が設けられている。
【００１８】
図１において、入力端子１と出力端子９の間に、結合回路４が接続される。また、キャパシタ２は入力端子１と結合回路４の結合入力端子４ａとの間に接続され、キャパシタ８は出力端子９と結合回路４の結合出力端子４ｃとの間に接続される。
【００１９】
また、ＰＩＮダイオード３１は、アノードがキャパシタ２と結合回路４の結合入力端子４ａの間に接続され、カソードがグランドに接続されている。また、高周波信号線路３２は、一端がキャパシタ２と結合回路４の結合入力端子４ａの間に接続され、他端がグランドに接続されている。ここで、高周波信号線路３２は所要中心周波数において電気長が１／４波長となるように設定される。なお、ＰＩＮダイオード３１と高周波信号線路３２の並列回路は自己検波型のＰＩＮダイオード回路３を構成する。
【００２０】
また、キャパシタ５は、結合回路４の結合出力端子４ｃとキャパシタ８との間に直列接続されており、検波回路７からの出力バイアス電流がＰＩＮダイオード３１へ流れることを阻止している。
【００２１】
また、ＰＩＮダイオード回路６を構成するＰＩＮダイオード６１は、アノードがキャパシタ５とキャパシタ８との間に接続され、カソードがグランドに接続されている。
【００２２】
また、検波回路７は、入力側が結合回路４の分岐端子４ｂに接続されるとともに、出力側がＰＩＮダイオード６１とキャパシタ８との間に接続され、結合回路４から入力される高周波信号の信号レベルに応じて正のバイアス電流（直流バイアス）を、キャパシタ５とキャパシタ８との間に供給するものである。
【００２３】
つぎに、この実施の形態１に係るリミッタ回路の動作について図面を参照しながら説明する。
【００２４】
ＰＩＮダイオード３１及び高周波信号線路３２からなるＰＩＮダイオード回路３は、十分に低い入力信号レベルにおいてはＰＩＮダイオード３１が等価的にオープンとなるため、スルーと見なすことができる。
【００２５】
一方、十分に高い入力信号レベルにおいては、ＰＩＮダイオード３１に電流が流れるため、入力信号レベルが高くなるにしたがってインピーダンスが低くなる。この場合、ＰＩＮダイオード３１は等価的にショートと見なすことができ、入力される信号はグランドにより反射され入力端子１側へ戻される。この反射量は、入力信号レベルが高くなるにしたがって大きくなる。
【００２６】
また、検波回路７の出力バイアス電流が供給されるＰＩＮダイオード回路６は、十分に低い入力信号レベルにおいては検波回路７からバイアス電流が出力されないため、ＰＩＮダイオード６１は等価的にオープンとなるため、ＰＩＮダイオード回路６はスルーと見なすことができる。
【００２７】
一方、十分に高い入力信号レベルにおいては、結合回路４を介して入力された高周波信号によって検波回路７が駆動し、この検波回路７から出力されるバイアス電流によってＰＩＮダイオード６１に電流が流れ、インピーダンスが低くなりＰＩＮダイオード回路６に入力される信号はグランドにより反射され入力端子１側へ戻される。このバイアス電流は、検波回路７へ入力される信号レベルが高くなるにしたがって大きくなるため、反射量は入力信号レベルが高くなるにしたがって大きくなる。
【００２８】
本実施の形態１に係るリミッタ回路において、入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、かつＰＩＮダイオード回路３、６にも電流が流れないため、ＰＩＮダイオード回路３及び６の両者は等価的にスルーと見なせる。よって、入力される信号の大部分は出力端子９へ出力される。
【００２９】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、前段のＰＩＮダイオード３１とＰＩＮダイオード６１に電流が流れる。これにより、ＰＩＮダイオード３１及び６１の両者は等価的にショートとなり、それぞれのグランドにおいて入力信号は反射される。よって、入力信号の大部分は入力端子１側へ戻されることになり、このようにして本リミッタ回路は２つのＰＩＮダイオード３１及び６１に入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００３０】
ここで、本実施の形態１に係るリミッタ回路の構成では、結合回路４よりも入力端子１側にＰＩＮダイオード回路３が接続されているために、入力信号の一部はこのダイオード回路３で反射される。このため、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力信号レベルも低減される。さらに、上記効果は入力信号レベルが高いほど顕著になるため、検波回路７の耐電力を高くすることと同等の効果を得ることが可能となる。
【００３１】
図２は、リミッタ回路の入力電力と検波回路の入力電力の関係を示す図である。
【００３２】
同図では、従来のリミッタ回路と、本発明（実施の形態１−４）のリミッタ回路の入力電力の計算例を示している。従来のリミッタ回路の場合、検波回路への入力電力はリミッタ回路への入力電力レベルにほぼ比例していることが分かる。一方、本発明のリミッタ回路では、リミッタ回路への入力電力が高くなるほど、検波回路への入力電力が、従来のリミッタ回路と比較し、低減されていることが分かる。ここで、同図の例では、従来のリミッタ回路の最大入力電力が、検波回路の最大許容入力電力によって約２７ｄＢｍまでに制限されているのに対して、本発明のリミッタ回路では最大入力電力を４０ｄＢｍ以上とすることができる。従って、結合量を大きくしても最大入力電力を高くすることができるため、低いリーケージと高い入力電力（入力信号レベル）を両立することが可能となる。
【００３３】
実施の形態２．
この発明の実施の形態２に係るリミッタ回路について図３を参照しながら説明する。図３は、この発明の実施の形態２に係るリミッタ回路の構成を示す図である。
【００３４】
図３において、ダイオード３１及び高周波信号線路３２からなるＰＩＮダイオード回路３が、結合回路４の結合入力端子４ａと結合出力端子４ｃの間の主線路の任意の位置に接続されている。また、ＰＩＮダイオード回路６が、キャパシタ５と検波回路７の出力端子の接続点と、キャパシタ８の間に接続されている。その他の構成は、上記の実施の形態１と同様である。
【００３５】
つぎに、この実施の形態２に係るリミッタ回路の動作について図面を参照しながら説明する。
【００３６】
本実施の形態２に係るリミッタ回路において、入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、かつＰＩＮダイオード３１、６１にも電流が流れないため、ＰＩＮダイオード回路３及び６は等価的にスルーと見なせる。よって、入力される信号の大部分は出力端子９へ出力される。
【００３７】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、ＰＩＮダイオード３１及び６１に電流が流れる。これにより、ＰＩＮダイオード回路３及び６の両者は等価的にショートとなり、それぞれのグランドにおいて入力信号は反射される。よって、入力信号の大部分は入力端子１側へ戻されることになり、このようにして本リミッタ回路は２つのＰＩＮダイオード３１及び６１に入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００３８】
本実施の形態２に係るリミッタ回路の構成では、上記の実施の形態１の効果と同様に、入力信号の一部は入力端子１側のＰＩＮダイオード回路３で反射され、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力電力が低減される効果がある。
【００３９】
ここで、本実施の形態２に係るリミッタ回路の構成では、結合回路４の結合入力端子４ａと結合出力端子４ｃの間にＰＩＮダイオード回路３が接続されている。このＰＩＮダイオード回路３のＰＩＮダイオード３１に電流が流れると、ＰＩＮダイオード３１は等価的にスルーと見なせ、ＰＩＮダイオード回路３はショートと見なせる。この場合、結合回路４において、ＰＩＮダイオード３１の接続部よりも結合出力端子４ｃ側では結合の影響がなくなり、結合回路４全体の電気長が短くなる。これにより結合量が変化し、結合回路４の分岐端子４ｂ側への電力が低減される効果がある。
【００４０】
このように実施の形態２によれば、ＰＩＮダイオード回路３による反射の効果だけでなく、入力信号レベルに応じて結合回路４の電気長をも変化させることが可能であるため、上記の実施の形態１による検波回路７への入力信号レベルを信号レベルが高くなるにしたがって低くすることができる効果に加えて、結合回路４の結合入力端子４ａと結合出力端子４ｃの間に接続するＰＩＮダイオード回路３の位置により、検波回路７への入力信号レベルを調整することが可能となる。
【００４１】
なお、上述した実施の形態１及び２では、ＤＣリターン線路として高周波信号線路３２を用いたものについて説明したが、高周波信号線路３２の代わりに、インダクタや、抵抗で構成した場合でも同等の効果を得ることができる。
【００４２】
実施の形態３．
この発明の実施の形態３に係るリミッタ回路について図４を参照しながら説明する。図４は、この発明の実施の形態３に係るリミッタ回路の構成を示す図である。
【００４３】
図４において、入力端子１及び出力端子９の間に結合回路４が接続される。また、キャパシタ２は入力端子１と結合回路４の結合入力端子４ａとの間に接続され、キャパシタ８は出力端子９と結合回路４の結合出力端子４ｃとの間に接続される。
【００４４】
また、ＰＩＮダイオード３１は、アノードがキャパシタ２と結合回路４の結合入力端子４ａとの間に接続され、カソードがグランドに接続されている。また、ＰＩＮダイオード６１は、アノードが結合回路４の結合出力端子４ｃとキャパシタ８との間に接続され、カソードがグランドに接続されている。
【００４５】
また、検波回路７は、入力側が結合回路４の分岐端子４ｂに接続されるとともに、出力側がキャパシタ８と結合回路４の結合出力端子４ｃとの間に接続され、結合回路４から入力される高周波信号の信号レベルに応じて正のバイアス電流を、キャパシタ２とキャパシタ８との間に供給するものである。
【００４６】
つぎに、この実施の形態３に係るリミッタ回路の動作について図面を参照しながら説明する。
【００４７】
本実施の形態３に係るリミッタ回路において、ＰＩＮダイオード３１及び６１はともに検波回路７から供給される正のバイアス電流によってインピーダンスが変化する。入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、ＰＩＮダイオード３１及び６１の両者は等価的にオープンと見なせる。よって、ＰＩＮダイオード回路３及び６はスルーと見なすことができ、入力される信号の大部分は出力端子９へ出力される。
【００４８】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、検波回路７から出力される正のバイアス電流によりＰＩＮダイオード３１及び６１に電流が流れ、等価的にスルーとなる。これにより、ＰＩＮダイオード３１及び６１はショートと見なすことができる。よって、それぞれのグランドにおいて入力信号は反射される。従って、入力信号の大部分は入力端子１側へ戻されることになり、このようにして本リミッタ回路は２つのＰＩＮダイオード３１及び６１には入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００４９】
ここで、本実施の形態３に係るリミッタ回路では、入力端子１側に近いＰＩＮダイオード３１は結合回路４よりも入力端子１側に接続されている。このＰＩＮダイオード３１は、高周波信号が入力されたときに瞬時的にスルーとなるため、入力信号の一部は反射され入力端子１側へ戻されることになる。このため、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力電力も低減される。さらに、上記効果は入力信号レベルが高くなるにしたがって顕著になるため、検波回路７の耐電力を高くすることと同等の効果を得ることが可能となる。
【００５０】
実施の形態４．
この発明の実施の形態４に係るリミッタ回路について図５を参照しながら説明する。図５は、この発明の実施の形態４に係るリミッタ回路の構成を示す図である。
【００５１】
図５において、ダイオード３１からなるＰＩＮダイオード回路３が、結合回路４の結合入力端子４ａと結合出力端子４ｃの間の主線路の任意の位置に接続されている。また、ＰＩＮダイオード回路６が、結合回路４の結合出力端子４ｃと検波回路７の出力端子の接続点と、キャパシタ８の間に接続されている。その他の構成は、上記の実施の形態３と同様である。
【００５２】
つぎに、この実施の形態４に係るリミッタ回路の動作について図面を参照しながら説明する。
【００５３】
入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、ＰＩＮダイオード３１及び６１は等価的にオープンと見なせる。よって、ＰＩＮダイオード回路３及び６はスルーと見なすことができ、入力される信号の大部分は出力端子９へ出力される。
【００５４】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、検波回路７から出力される正のバイアス電流によりＰＩＮダイオード３１及び６１に電流が流れる。これにより、ＰＩＮダイオード３１及び６１は等価的にスルーとなり、ＰＩＮダイオード回路３及び６はショートと見なすことができる。よって、それぞれのグランドにおいて入力信号は反射されるため、入力信号の大部分は入力端子１側へ戻される。このようにして本リミッタ回路は、２つのＰＩＮダイオード３１及び６１に入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００５５】
ここで、本実施の形態４に係るリミッタ回路の構成では、上記の実施の形態３の効果と同様に、入力信号の一部はＰＩＮダイオード回路３で反射され、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力電力が低減される効果がある。
【００５６】
さらに、本実施の形態４に係るリミッタ回路の構成では、結合回路４の結合入力端子４ａと結合出力端子４ｃの間にＰＩＮダイオード回路３が接続されている。このＰＩＮダイオード回路３のＰＩＮダイオード３１に電流が流れると、ＰＩＮダイオード３１は等価的にスルーと見なせ、ＰＩＮダイオード回路３はショートと見なせることになる。この場合、結合回路４において、ＰＩＮダイオード３１の接続部よりも結合出力端子４ｃ側では結合の影響がなくなり、結合回路４全体の電気長が短くなる。これにより結合量が変化し、結合回路４の分岐端子４ｂ側への入力信号レベルが低減される効果がある。
【００５７】
このように実施の形態４によれば、ＰＩＮダイオード回路３による反射の効果だけでなく、入力信号レベルに応じて結合回路４の電気長をも変化させることが可能であるため、上記の実施の形態３による検波回路７への入力電力を信号レベルが高くなるにしたがって低くすることができる効果に加えて、結合回路４の結合入力端子４ａと結合出力端子４ｃの間に接続するＰＩＮダイオード回路３の位置により、検波回路７への入力信号レベルを調整することが可能となる。
【００５８】
なお、上述した実施の形態１−４では、ＰＩＮダイオード３１、６１の使用を説明したが、ＰＩＮダイオードの代わりに、ショットキーダイオードや、電界効果トランジスタでも同等の効果を得ることができる。
【００５９】
また、上述した実施の形態１−４では、入力信号を分岐するための結合回路４に、ディバイダや、スプリッタ等の信号の一部を取り出す回路を用いた場合でも同等の効果を得ることができる。
【００６０】
また、上述した実施の形態１−４では、ＰＩＮダイオード回路３は、ＰＩＮダイオード３１に並列接続された１つ又は複数のＰＩＮダイオードをさらに含んでも良い。また、ＰＩＮダイオード回路６は、ＰＩＮダイオード６１に並列接続された１つ又は複数のＰＩＮダイオードをさらに含んでも良い。
【００６１】
また、上述した実施の形態１−４では、ＰＩＮダイオード３１、６１は、カソードが入出力端子間の線路に接続され、アノードがグランドに接続され、検波回路７は、結合回路４の分岐端子４ｂから入力される高周波信号の信号レベルに応じた負のバイアス電流を供給しても良い。
【００６２】
また、上述した実施の形態１−４では、結合回路４の分岐端子４ｂと検波回路７との間に、検波回路７への入力信号に対して、例えば、ＰＩＮダイオード回路３のような非線形な通過特性を示す回路を接続しても良い。
【００６３】
さらに、上述した実施の形態１−４や、上述した変形例のいずれかのリミッタ回路のうち、同一のリミッタ回路もしくは異なるリミッタ回路の組合せで各リミッタ回路を縦列接続しても良い。
【符号の説明】
【００６４】
１ 入力端子、２ キャパシタ、３ ＰＩＮダイオード回路、４ 結合回路、４ａ 結合入力端子、４ｂ 分岐端子、４ｃ 結合出力端子、５ キャパシタ、６ ＰＩＮダイオード回路、７ 検波回路、８ キャパシタ、９ 出力端子、３１ ＰＩＮダイオード、３２ 高周波信号線路、６１ ＰＩＮダイオード。
【技術分野】
【０００１】
この発明は、不要な高周波信号を低減し、低リーケージと高耐電力を両立するリミッタ回路に関するものである。
【背景技術】
【０００２】
従来のリミッタ回路について図６を参照しながら説明する。図６は、従来のリミッタ回路の構成を示す図である（例えば、特許文献１参照）。
【０００３】
図６において、従来のリミッタ回路は、入力端子１から高周波信号を分岐する結合線路９１と、入力側のキャパシタ９２と、出力側のキャパシタ９６との間に高周波信号線路９４を挟んで並列に接続されたＰＩＮダイオード回路９３及び９５と、結合線路９１の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを供給する検波回路９７とが設けられている。
【０００４】
このリミッタ回路では、入力される高周波信号の信号レベルが十分低い場合は、検波回路９７から直流バイアスが供給されることなく、ＰＩＮダイオード９３Ａ、９５Ａは等価的にオープンと見なすことができ、入力信号の大部分は出力端子９へと出力される。
【０００５】
一方、入力される信号レベルが十分高い場合は、検波回路９７から信号レベルに応じた直流バイアスが供給され、ＰＩＮダイオード９３Ａ、９５Ａにバイアス電流が流れる。このときＰＩＮダイオード９３Ａ、９５Ａは等価的にショートと見なすことができ、入力信号の大部分はグランドにて反射され入力端子１へと戻される。このように、不要な高周波信号を低減するリミッタ回路として動作する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−６４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のリミッタ回路には、以下のような課題がある。リミッタ回路への入力信号の一部が結合線路９１を介して検波回路９７へと入力される。検波回路９７は入力信号レベルがある閾値以上となると駆動し、正のバイアス電流をＰＩＮダイオード９３Ａ、９５Ａに供給する。ＰＩＮダイオード回路９３、９５は電流が流れることにより等価的にショートとなり、入力信号はグランドにて反射されることによりリミッタ動作を行う。そこで、従来のリミッタ回路の構成においてリーケージを低くためには、結合線路９１の結合量を大きくし、検波回路９７への入力信号レベルを大きくする必要がある。
【０００８】
しかし、従来のリミッタ回路の構成はＰＩＮダイオード回路９３、９５よりも入力側に高周波信号を分岐するための結合線路９１を備えているため、この結合線路９１の結合量は入力信号レベルによらずほぼ一定の値である。よって、結合線路９１の結合量及びリミッタ回路へ入力される最大入力信号レベルが決定されると、結合線路９１を介して検波回路９７へ入力される最大の入力信号レベルが決定され、結合線路９１の結合量を大きくするほど検波回路９７へ入力される最大入力信号レベルは大きくなる。
【０００９】
ここで、検波回路９７が破壊することなく動作するまでの入力信号レベル（耐電力）は変わらないので、結合量が大きくなるほど、より低いレベルのリミッタ回路への入力信号により検波回路９７が破壊される。このように、従来のリミッタ回路で低リーケージ化を行うと、検波回路９７の耐電力、つまりはリミッタ回路の耐電力の制約により、最大入力信号レベルが低くなってしまう。このため、従来のリミッタ回路ではリーケージ量と耐電力の間にトレードオフの関係が存在するという問題点があった。
【００１０】
本発明は、前記のような課題を解決するためになされたものであり、低リーケージ化を行った場合においても、検波回路の耐電力を保ち、リーケージ量と耐電力の間のトレードオフ関係を緩和することができるリミッタ回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るリミッタ回路は、入力端子及びグランドの間に接続された第１のＰＩＮダイオード回路と、結合入力端子、分岐端子及び結合出力端子を有し、前記第１のＰＩＮダイオード回路に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、前記結合回路の結合出力端子に一端が接続され、出力端子に他端が接続されたキャパシタと、前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオード回路と、前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記キャパシタと前記出力端子との間に供給する検波回路とを備え、前記第１のＰＩＮダイオード回路は、前記入力端子及びグランドの間に接続された第１のＰＩＮダイオードと、前記入力端子及びグランドの間に接続され、所要中心周波数において電気長が１／４波長であるＤＣリターン線路とを有し、前記第２のＰＩＮダイオード回路は、前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオードを有するものである。
【発明の効果】
【００１２】
本発明に係るリミッタ回路によれば、結合回路の前段等に、入力信号を反射するＰＩＮダイオードを接続する構成であるため、入力信号レベルが高くなるにしたがって結合回路の分岐側へ入力信号レベルを低くすることが可能となり、これにより、検波回路の耐電力を高くすることと同等の効果を得ることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１に係るリミッタ回路の構成を示す図である。
【図２】リミッタ回路の入力電力と検波回路の入力電力の関係を示す図である。
【図３】この発明の実施の形態２に係るリミッタ回路の構成を示す図である。
【図４】この発明の実施の形態３に係るリミッタ回路の構成を示す図である。
【図５】この発明の実施の形態４に係るリミッタ回路の構成を示す図である。
【図６】従来のリミッタ回路の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明のリミッタ回路の好適な実施の形態につき図面を用いて説明する。
【００１５】
実施の形態１．
この発明の実施の形態１に係るリミッタ回路について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係るリミッタ回路の構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１６】
図１において、この発明の実施の形態１に係るリミッタ回路は、入力端子１と、キャパシタ２と、ＰＩＮダイオード回路（第１のＰＩＮダイオード回路）３と、結合回路４と、キャパシタ５と、ＰＩＮダイオード回路（第２のＰＩＮダイオード回路）６と、検波回路７と、キャパシタ８と、出力端子９とが設けられている。
【００１７】
ＰＩＮダイオード回路３は、ＰＩＮダイオード（第１のＰＩＮダイオード）３１と、高周波信号線路（ＤＣリターン線路）３２とが設けられている。また、結合回路４は、結合入力端子４ａと、分岐端子４ｂと、結合出力端子４ｃとが設けられている。さらに、ＰＩＮダイオード回路６は、ＰＩＮダイオード（第２のＰＩＮダイオード）６１が設けられている。
【００１８】
図１において、入力端子１と出力端子９の間に、結合回路４が接続される。また、キャパシタ２は入力端子１と結合回路４の結合入力端子４ａとの間に接続され、キャパシタ８は出力端子９と結合回路４の結合出力端子４ｃとの間に接続される。
【００１９】
また、ＰＩＮダイオード３１は、アノードがキャパシタ２と結合回路４の結合入力端子４ａの間に接続され、カソードがグランドに接続されている。また、高周波信号線路３２は、一端がキャパシタ２と結合回路４の結合入力端子４ａの間に接続され、他端がグランドに接続されている。ここで、高周波信号線路３２は所要中心周波数において電気長が１／４波長となるように設定される。なお、ＰＩＮダイオード３１と高周波信号線路３２の並列回路は自己検波型のＰＩＮダイオード回路３を構成する。
【００２０】
また、キャパシタ５は、結合回路４の結合出力端子４ｃとキャパシタ８との間に直列接続されており、検波回路７からの出力バイアス電流がＰＩＮダイオード３１へ流れることを阻止している。
【００２１】
また、ＰＩＮダイオード回路６を構成するＰＩＮダイオード６１は、アノードがキャパシタ５とキャパシタ８との間に接続され、カソードがグランドに接続されている。
【００２２】
また、検波回路７は、入力側が結合回路４の分岐端子４ｂに接続されるとともに、出力側がＰＩＮダイオード６１とキャパシタ８との間に接続され、結合回路４から入力される高周波信号の信号レベルに応じて正のバイアス電流（直流バイアス）を、キャパシタ５とキャパシタ８との間に供給するものである。
【００２３】
つぎに、この実施の形態１に係るリミッタ回路の動作について図面を参照しながら説明する。
【００２４】
ＰＩＮダイオード３１及び高周波信号線路３２からなるＰＩＮダイオード回路３は、十分に低い入力信号レベルにおいてはＰＩＮダイオード３１が等価的にオープンとなるため、スルーと見なすことができる。
【００２５】
一方、十分に高い入力信号レベルにおいては、ＰＩＮダイオード３１に電流が流れるため、入力信号レベルが高くなるにしたがってインピーダンスが低くなる。この場合、ＰＩＮダイオード３１は等価的にショートと見なすことができ、入力される信号はグランドにより反射され入力端子１側へ戻される。この反射量は、入力信号レベルが高くなるにしたがって大きくなる。
【００２６】
また、検波回路７の出力バイアス電流が供給されるＰＩＮダイオード回路６は、十分に低い入力信号レベルにおいては検波回路７からバイアス電流が出力されないため、ＰＩＮダイオード６１は等価的にオープンとなるため、ＰＩＮダイオード回路６はスルーと見なすことができる。
【００２７】
一方、十分に高い入力信号レベルにおいては、結合回路４を介して入力された高周波信号によって検波回路７が駆動し、この検波回路７から出力されるバイアス電流によってＰＩＮダイオード６１に電流が流れ、インピーダンスが低くなりＰＩＮダイオード回路６に入力される信号はグランドにより反射され入力端子１側へ戻される。このバイアス電流は、検波回路７へ入力される信号レベルが高くなるにしたがって大きくなるため、反射量は入力信号レベルが高くなるにしたがって大きくなる。
【００２８】
本実施の形態１に係るリミッタ回路において、入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、かつＰＩＮダイオード回路３、６にも電流が流れないため、ＰＩＮダイオード回路３及び６の両者は等価的にスルーと見なせる。よって、入力される信号の大部分は出力端子９へ出力される。
【００２９】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、前段のＰＩＮダイオード３１とＰＩＮダイオード６１に電流が流れる。これにより、ＰＩＮダイオード３１及び６１の両者は等価的にショートとなり、それぞれのグランドにおいて入力信号は反射される。よって、入力信号の大部分は入力端子１側へ戻されることになり、このようにして本リミッタ回路は２つのＰＩＮダイオード３１及び６１に入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００３０】
ここで、本実施の形態１に係るリミッタ回路の構成では、結合回路４よりも入力端子１側にＰＩＮダイオード回路３が接続されているために、入力信号の一部はこのダイオード回路３で反射される。このため、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力信号レベルも低減される。さらに、上記効果は入力信号レベルが高いほど顕著になるため、検波回路７の耐電力を高くすることと同等の効果を得ることが可能となる。
【００３１】
図２は、リミッタ回路の入力電力と検波回路の入力電力の関係を示す図である。
【００３２】
同図では、従来のリミッタ回路と、本発明（実施の形態１−４）のリミッタ回路の入力電力の計算例を示している。従来のリミッタ回路の場合、検波回路への入力電力はリミッタ回路への入力電力レベルにほぼ比例していることが分かる。一方、本発明のリミッタ回路では、リミッタ回路への入力電力が高くなるほど、検波回路への入力電力が、従来のリミッタ回路と比較し、低減されていることが分かる。ここで、同図の例では、従来のリミッタ回路の最大入力電力が、検波回路の最大許容入力電力によって約２７ｄＢｍまでに制限されているのに対して、本発明のリミッタ回路では最大入力電力を４０ｄＢｍ以上とすることができる。従って、結合量を大きくしても最大入力電力を高くすることができるため、低いリーケージと高い入力電力（入力信号レベル）を両立することが可能となる。
【００３３】
実施の形態２．
この発明の実施の形態２に係るリミッタ回路について図３を参照しながら説明する。図３は、この発明の実施の形態２に係るリミッタ回路の構成を示す図である。
【００３４】
図３において、ダイオード３１及び高周波信号線路３２からなるＰＩＮダイオード回路３が、結合回路４の結合入力端子４ａと結合出力端子４ｃの間の主線路の任意の位置に接続されている。また、ＰＩＮダイオード回路６が、キャパシタ５と検波回路７の出力端子の接続点と、キャパシタ８の間に接続されている。その他の構成は、上記の実施の形態１と同様である。
【００３５】
つぎに、この実施の形態２に係るリミッタ回路の動作について図面を参照しながら説明する。
【００３６】
本実施の形態２に係るリミッタ回路において、入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、かつＰＩＮダイオード３１、６１にも電流が流れないため、ＰＩＮダイオード回路３及び６は等価的にスルーと見なせる。よって、入力される信号の大部分は出力端子９へ出力される。
【００３７】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、ＰＩＮダイオード３１及び６１に電流が流れる。これにより、ＰＩＮダイオード回路３及び６の両者は等価的にショートとなり、それぞれのグランドにおいて入力信号は反射される。よって、入力信号の大部分は入力端子１側へ戻されることになり、このようにして本リミッタ回路は２つのＰＩＮダイオード３１及び６１に入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００３８】
本実施の形態２に係るリミッタ回路の構成では、上記の実施の形態１の効果と同様に、入力信号の一部は入力端子１側のＰＩＮダイオード回路３で反射され、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力電力が低減される効果がある。
【００３９】
ここで、本実施の形態２に係るリミッタ回路の構成では、結合回路４の結合入力端子４ａと結合出力端子４ｃの間にＰＩＮダイオード回路３が接続されている。このＰＩＮダイオード回路３のＰＩＮダイオード３１に電流が流れると、ＰＩＮダイオード３１は等価的にスルーと見なせ、ＰＩＮダイオード回路３はショートと見なせる。この場合、結合回路４において、ＰＩＮダイオード３１の接続部よりも結合出力端子４ｃ側では結合の影響がなくなり、結合回路４全体の電気長が短くなる。これにより結合量が変化し、結合回路４の分岐端子４ｂ側への電力が低減される効果がある。
【００４０】
このように実施の形態２によれば、ＰＩＮダイオード回路３による反射の効果だけでなく、入力信号レベルに応じて結合回路４の電気長をも変化させることが可能であるため、上記の実施の形態１による検波回路７への入力信号レベルを信号レベルが高くなるにしたがって低くすることができる効果に加えて、結合回路４の結合入力端子４ａと結合出力端子４ｃの間に接続するＰＩＮダイオード回路３の位置により、検波回路７への入力信号レベルを調整することが可能となる。
【００４１】
なお、上述した実施の形態１及び２では、ＤＣリターン線路として高周波信号線路３２を用いたものについて説明したが、高周波信号線路３２の代わりに、インダクタや、抵抗で構成した場合でも同等の効果を得ることができる。
【００４２】
実施の形態３．
この発明の実施の形態３に係るリミッタ回路について図４を参照しながら説明する。図４は、この発明の実施の形態３に係るリミッタ回路の構成を示す図である。
【００４３】
図４において、入力端子１及び出力端子９の間に結合回路４が接続される。また、キャパシタ２は入力端子１と結合回路４の結合入力端子４ａとの間に接続され、キャパシタ８は出力端子９と結合回路４の結合出力端子４ｃとの間に接続される。
【００４４】
また、ＰＩＮダイオード３１は、アノードがキャパシタ２と結合回路４の結合入力端子４ａとの間に接続され、カソードがグランドに接続されている。また、ＰＩＮダイオード６１は、アノードが結合回路４の結合出力端子４ｃとキャパシタ８との間に接続され、カソードがグランドに接続されている。
【００４５】
また、検波回路７は、入力側が結合回路４の分岐端子４ｂに接続されるとともに、出力側がキャパシタ８と結合回路４の結合出力端子４ｃとの間に接続され、結合回路４から入力される高周波信号の信号レベルに応じて正のバイアス電流を、キャパシタ２とキャパシタ８との間に供給するものである。
【００４６】
つぎに、この実施の形態３に係るリミッタ回路の動作について図面を参照しながら説明する。
【００４７】
本実施の形態３に係るリミッタ回路において、ＰＩＮダイオード３１及び６１はともに検波回路７から供給される正のバイアス電流によってインピーダンスが変化する。入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、ＰＩＮダイオード３１及び６１の両者は等価的にオープンと見なせる。よって、ＰＩＮダイオード回路３及び６はスルーと見なすことができ、入力される信号の大部分は出力端子９へ出力される。
【００４８】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、検波回路７から出力される正のバイアス電流によりＰＩＮダイオード３１及び６１に電流が流れ、等価的にスルーとなる。これにより、ＰＩＮダイオード３１及び６１はショートと見なすことができる。よって、それぞれのグランドにおいて入力信号は反射される。従って、入力信号の大部分は入力端子１側へ戻されることになり、このようにして本リミッタ回路は２つのＰＩＮダイオード３１及び６１には入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００４９】
ここで、本実施の形態３に係るリミッタ回路では、入力端子１側に近いＰＩＮダイオード３１は結合回路４よりも入力端子１側に接続されている。このＰＩＮダイオード３１は、高周波信号が入力されたときに瞬時的にスルーとなるため、入力信号の一部は反射され入力端子１側へ戻されることになる。このため、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力電力も低減される。さらに、上記効果は入力信号レベルが高くなるにしたがって顕著になるため、検波回路７の耐電力を高くすることと同等の効果を得ることが可能となる。
【００５０】
実施の形態４．
この発明の実施の形態４に係るリミッタ回路について図５を参照しながら説明する。図５は、この発明の実施の形態４に係るリミッタ回路の構成を示す図である。
【００５１】
図５において、ダイオード３１からなるＰＩＮダイオード回路３が、結合回路４の結合入力端子４ａと結合出力端子４ｃの間の主線路の任意の位置に接続されている。また、ＰＩＮダイオード回路６が、結合回路４の結合出力端子４ｃと検波回路７の出力端子の接続点と、キャパシタ８の間に接続されている。その他の構成は、上記の実施の形態３と同様である。
【００５２】
つぎに、この実施の形態４に係るリミッタ回路の動作について図面を参照しながら説明する。
【００５３】
入力端子１から入力される高周波信号の信号レベルが十分低い場合は、検波回路７から正のバイアス電流は供給されず、ＰＩＮダイオード３１及び６１は等価的にオープンと見なせる。よって、ＰＩＮダイオード回路３及び６はスルーと見なすことができ、入力される信号の大部分は出力端子９へ出力される。
【００５４】
一方、入力端子１から入力される高周波信号の信号レベルが十分に高い場合は、検波回路７から出力される正のバイアス電流によりＰＩＮダイオード３１及び６１に電流が流れる。これにより、ＰＩＮダイオード３１及び６１は等価的にスルーとなり、ＰＩＮダイオード回路３及び６はショートと見なすことができる。よって、それぞれのグランドにおいて入力信号は反射されるため、入力信号の大部分は入力端子１側へ戻される。このようにして本リミッタ回路は、２つのＰＩＮダイオード３１及び６１に入力信号レベルに応じたバイアス電流が流れることにより、不要な高周波信号を低減するリミッタ回路として動作する。
【００５５】
ここで、本実施の形態４に係るリミッタ回路の構成では、上記の実施の形態３の効果と同様に、入力信号の一部はＰＩＮダイオード回路３で反射され、後段の結合回路４に入力される信号レベルは、入力信号よりも低くなり、検波回路７への入力電力が低減される効果がある。
【００５６】
さらに、本実施の形態４に係るリミッタ回路の構成では、結合回路４の結合入力端子４ａと結合出力端子４ｃの間にＰＩＮダイオード回路３が接続されている。このＰＩＮダイオード回路３のＰＩＮダイオード３１に電流が流れると、ＰＩＮダイオード３１は等価的にスルーと見なせ、ＰＩＮダイオード回路３はショートと見なせることになる。この場合、結合回路４において、ＰＩＮダイオード３１の接続部よりも結合出力端子４ｃ側では結合の影響がなくなり、結合回路４全体の電気長が短くなる。これにより結合量が変化し、結合回路４の分岐端子４ｂ側への入力信号レベルが低減される効果がある。
【００５７】
このように実施の形態４によれば、ＰＩＮダイオード回路３による反射の効果だけでなく、入力信号レベルに応じて結合回路４の電気長をも変化させることが可能であるため、上記の実施の形態３による検波回路７への入力電力を信号レベルが高くなるにしたがって低くすることができる効果に加えて、結合回路４の結合入力端子４ａと結合出力端子４ｃの間に接続するＰＩＮダイオード回路３の位置により、検波回路７への入力信号レベルを調整することが可能となる。
【００５８】
なお、上述した実施の形態１−４では、ＰＩＮダイオード３１、６１の使用を説明したが、ＰＩＮダイオードの代わりに、ショットキーダイオードや、電界効果トランジスタでも同等の効果を得ることができる。
【００５９】
また、上述した実施の形態１−４では、入力信号を分岐するための結合回路４に、ディバイダや、スプリッタ等の信号の一部を取り出す回路を用いた場合でも同等の効果を得ることができる。
【００６０】
また、上述した実施の形態１−４では、ＰＩＮダイオード回路３は、ＰＩＮダイオード３１に並列接続された１つ又は複数のＰＩＮダイオードをさらに含んでも良い。また、ＰＩＮダイオード回路６は、ＰＩＮダイオード６１に並列接続された１つ又は複数のＰＩＮダイオードをさらに含んでも良い。
【００６１】
また、上述した実施の形態１−４では、ＰＩＮダイオード３１、６１は、カソードが入出力端子間の線路に接続され、アノードがグランドに接続され、検波回路７は、結合回路４の分岐端子４ｂから入力される高周波信号の信号レベルに応じた負のバイアス電流を供給しても良い。
【００６２】
また、上述した実施の形態１−４では、結合回路４の分岐端子４ｂと検波回路７との間に、検波回路７への入力信号に対して、例えば、ＰＩＮダイオード回路３のような非線形な通過特性を示す回路を接続しても良い。
【００６３】
さらに、上述した実施の形態１−４や、上述した変形例のいずれかのリミッタ回路のうち、同一のリミッタ回路もしくは異なるリミッタ回路の組合せで各リミッタ回路を縦列接続しても良い。
【符号の説明】
【００６４】
１ 入力端子、２ キャパシタ、３ ＰＩＮダイオード回路、４ 結合回路、４ａ 結合入力端子、４ｂ 分岐端子、４ｃ 結合出力端子、５ キャパシタ、６ ＰＩＮダイオード回路、７ 検波回路、８ キャパシタ、９ 出力端子、３１ ＰＩＮダイオード、３２ 高周波信号線路、６１ ＰＩＮダイオード。
【特許請求の範囲】
【請求項１】
入力端子及びグランドの間に接続された第１のＰＩＮダイオード回路と、
結合入力端子、分岐端子及び結合出力端子を有し、前記第１のＰＩＮダイオード回路に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合出力端子に一端が接続され、出力端子に他端が接続されたキャパシタと、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記キャパシタと前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記入力端子及びグランドの間に接続された第１のＰＩＮダイオードと、
前記入力端子及びグランドの間に接続され、所要中心周波数において電気長が１／４波長であるＤＣリターン線路とを有し、
前記第２のＰＩＮダイオード回路は、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項２】
結合入力端子、分岐端子及び結合出力端子を有し、入力端子に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオード回路と、
前記結合回路の結合出力端子に一端が接続され、出力端子に他端が接続されたキャパシタと、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記キャパシタと前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオードと、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続され、所要中心周波数において電気長が１／４波長であるＤＣリターン線路とを有し、
前記第２のＰＩＮダイオード回路は、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項３】
入力端子及びグランドの間に接続された第１のＰＩＮダイオード回路と、
結合入力端子、分岐端子及び結合出力端子を有し、前記第１のＰＩＮダイオード回路に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記入力端子と前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記入力端子及びグランドの間に接続された第１のＰＩＮダイオードを有し、
前記第２のＰＩＮダイオード回路は、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項４】
結合入力端子、分岐端子及び結合出力端子を有し、入力端子に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオード回路と、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記入力端子と前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオードを有し、
前記第２のＰＩＮダイオード回路は、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項５】
前記第１のＰＩＮダイオード回路は、
前記第１のＰＩＮダイオードに並列接続された第３のＰＩＮダイオードをさらに有する
ことを特徴とする請求項１から請求項４までのいずれかに記載のリミッタ回路。
【請求項６】
前記第２のＰＩＮダイオード回路は、
前記第２のＰＩＮダイオードに並列接続された第４のＰＩＮダイオードをさらに有する
ことを特徴とする請求項１から請求項５までのいずれかに記載のリミッタ回路。
【請求項７】
前記第１及び第２のＰＩＮダイオードは、アノードが入出力端子間の線路に接続され、カソードがグランドに接続され、
前記検波回路は、前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じた正のバイアス電流を供給する
ことを特徴とする請求項１から請求項６までのいずれかに記載のリミッタ回路。
【請求項８】
前記第１及び第２のＰＩＮダイオードは、カソードが入出力端子間の線路に接続され、アノードがグランドに接続され、
前記検波回路は、前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じた負のバイアス電流を供給する
ことを特徴とする請求項１から請求項６までのいずれかに記載のリミッタ回路。
【請求項９】
前記結合回路の分岐端子と前記検波回路との間に、前記検波回路への入力信号に対して、非線形な通過特性を示す回路が接続された
ことを特徴とする請求項１から請求項８までのいずれかに記載のリミッタ回路。
【請求項１０】
請求項１から請求項９までのいずれかに記載のリミッタ回路のうち、同一のリミッタ回路もしくは異なるリミッタ回路の組合せで各リミッタ回路が縦列接続された
ことを特徴とするリミッタ回路。
【請求項１】
入力端子及びグランドの間に接続された第１のＰＩＮダイオード回路と、
結合入力端子、分岐端子及び結合出力端子を有し、前記第１のＰＩＮダイオード回路に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合出力端子に一端が接続され、出力端子に他端が接続されたキャパシタと、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記キャパシタと前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記入力端子及びグランドの間に接続された第１のＰＩＮダイオードと、
前記入力端子及びグランドの間に接続され、所要中心周波数において電気長が１／４波長であるＤＣリターン線路とを有し、
前記第２のＰＩＮダイオード回路は、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項２】
結合入力端子、分岐端子及び結合出力端子を有し、入力端子に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオード回路と、
前記結合回路の結合出力端子に一端が接続され、出力端子に他端が接続されたキャパシタと、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記キャパシタと前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオードと、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続され、所要中心周波数において電気長が１／４波長であるＤＣリターン線路とを有し、
前記第２のＰＩＮダイオード回路は、
前記キャパシタの他端及びグランドの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項３】
入力端子及びグランドの間に接続された第１のＰＩＮダイオード回路と、
結合入力端子、分岐端子及び結合出力端子を有し、前記第１のＰＩＮダイオード回路に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記入力端子と前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記入力端子及びグランドの間に接続された第１のＰＩＮダイオードを有し、
前記第２のＰＩＮダイオード回路は、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項４】
結合入力端子、分岐端子及び結合出力端子を有し、入力端子に前記結合入力端子が直列接続され、前記入力端子から前記結合入力端子を経て入力される高周波信号を前記分岐端子から分岐する結合回路と、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオード回路と、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオード回路と、
前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じたバイアス電流を前記入力端子と前記出力端子との間に供給する検波回路とを備え、
前記第１のＰＩＮダイオード回路は、
前記結合回路の結合入力端子及び結合出力端子の間とグランドとの間に接続された第１のＰＩＮダイオードを有し、
前記第２のＰＩＮダイオード回路は、
前記結合回路の結合出力端子及び出力端子の間とグランドとの間に接続された第２のＰＩＮダイオードを有する
ことを特徴とするリミッタ回路。
【請求項５】
前記第１のＰＩＮダイオード回路は、
前記第１のＰＩＮダイオードに並列接続された第３のＰＩＮダイオードをさらに有する
ことを特徴とする請求項１から請求項４までのいずれかに記載のリミッタ回路。
【請求項６】
前記第２のＰＩＮダイオード回路は、
前記第２のＰＩＮダイオードに並列接続された第４のＰＩＮダイオードをさらに有する
ことを特徴とする請求項１から請求項５までのいずれかに記載のリミッタ回路。
【請求項７】
前記第１及び第２のＰＩＮダイオードは、アノードが入出力端子間の線路に接続され、カソードがグランドに接続され、
前記検波回路は、前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じた正のバイアス電流を供給する
ことを特徴とする請求項１から請求項６までのいずれかに記載のリミッタ回路。
【請求項８】
前記第１及び第２のＰＩＮダイオードは、カソードが入出力端子間の線路に接続され、アノードがグランドに接続され、
前記検波回路は、前記結合回路の分岐端子から入力される高周波信号の信号レベルに応じた負のバイアス電流を供給する
ことを特徴とする請求項１から請求項６までのいずれかに記載のリミッタ回路。
【請求項９】
前記結合回路の分岐端子と前記検波回路との間に、前記検波回路への入力信号に対して、非線形な通過特性を示す回路が接続された
ことを特徴とする請求項１から請求項８までのいずれかに記載のリミッタ回路。
【請求項１０】
請求項１から請求項９までのいずれかに記載のリミッタ回路のうち、同一のリミッタ回路もしくは異なるリミッタ回路の組合せで各リミッタ回路が縦列接続された
ことを特徴とするリミッタ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１２９７２２（Ｐ２０１２−１２９７２２Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７８２８３（Ｐ２０１０−２７８２８３）
【出願日】平成２２年１２月１４日（２０１０．１２．１４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１４日（２０１０．１２．１４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]